Пристрій управління. Початковими даними для проектування пристрою управління однопроцесорного ЦВ є алгоритм обробки сигналів, структурна побудова і параметри вузлів ЦВ, елементна база.
Алгоритм обробки сигналів складається з наступних етапів (режимів) роботи ЦВ: запис вхідної інформації в ОЗУ, корекція вхідної інформації (включаючи вагову обробку), виконання обчислень по алгоритму БПФ, множення на частотну характеристику, ОБПФ, видача вихідній інформації.
В даному прикладі пристрій управління повинен формувати наступну інформацію.
1. Чотири адреси запису і прочитування інформації з ОЗУ (А1—А4), оскільки для прочитування будь-якого з 1024 комплексних чисел необхідна роздільна адресація кожної частини пам'яті, в якій зберігаються 256 комплексних чисел. Розрядність адрес А1, А2, А3, А4 рівна 8.
2. Імпульси запису в ОЗУ.
3. Імпульси запису в регістри СОЗУ1 і СОЗУ2. Для роздільного запису у вхідні регістри СОЗУ1 вимагається сформувати чотири імпульси на чотирьох шинах.
4. Коди управління мультиплексорами СОЗУ1 і СОЗУ2. Кожний мультиплексор має чотири виходи з незалежним управлінням. Для підключення до кожного виходу одного з чотирьох входів мультиплексора кожний з чотирьох кодів управління повинен мати два розряди.
5. Команду управління мультиплексорами СОЗУ1, забезпечуючу прийом з АУ або АЦП.
6. Адреса прочитування для ПЗП поворотних коефіцієнтів, розрядність адреси 9.
7. Тактові імпульси і імпульси запису у вихідні регістри ПЗП коректуючої функції і частотної характеристики в режимах корекції вхідної інформації і множення на частотну характеристику.
8. Команду установки одиничних коефіцієнтів на виході ПЗП коректуючої функції і частотної характеристики після завершення режимів корекції і множення на частотну характеристику.
Режим запису вхідної інформації в ОЗУ. Алгоритм запису вхідної інформації розглядався в § 3.3. У випадку г=4, К=4 алгоритм запису вхідної інформації доцільно, для спрощення роботи пристрою управління в подальших режимах, видозмінити відповідно до наступних виразів:
EMBED Equation.3 EMBED Equation.3
EMBED Equation.3
EMBED Equation.3
EMBED Equation.3
EMBED Equation.3
EMBED Equation.3
EMBED Equation.3
де А1ЗП, А2ЗП, А3ЗП, А4ЗП — адреси запису в ОЗУ при роздільному управлінні частинами розпаралелюючої пам'яті; КУпр1, КУпр2, КУпр3, КУпр4 - коди управління вихідними мультиплексорами СОЗУ1; i=0, 1, 2 ..., N—1 — номер відліку вхідної інформації;
÷ - цілочисельний діленян; а mod b — залишок від цілочисельного ділення а па b.
При коді управління вихідним мультиплексором, рівному 0, до виходу підключається перший вхід мультиплексора, при 1—другий, при 2 — третій, при 3 — четвертий.
Структурна схема вузла управління, що здійснює формування адрес ОЗУ і кодів управління мультиплексорами СОЗУ1, представлена на мал. 4.5. На вхід двійкового лічильника поступають імпульси супроводу вхідної інформації. Перед початком прийому поступає команда «Начальный установ». Дешифратор і схеми І формують імпульси записи у вхідні регістри СОЗУ1. Імпульси використовуються також для запису у вихідні регістри СОЗУ1.
При використанні ІС серії 133 наведена структурна схема може бути реалізована на трьох ІС 133ИЕ7, двох ИС133ИР13, однією ІС 133ЛИ1, однією ІС 133ИДЗ, однією ІС 133ЛП5.
Начальный установ +1 1 2 3 R 4 5 6 7 8 9 fт 10 CТ2 С 1 2 3 4 5 6 7 8 RG D1 D2 D3 D4 D5 D6 D7 D8 D C RG 0 DC 1 2 3 & & & & =1 8 8 8 8 8 8 2 2 2 2 [1,2] [1,2] [1,2] [1,2] A1зп A2зп A3зп A4зп КУпр4 A4зп A3зп КУпр2 КУпр3 КУпр1 A2зп A1зп [3-8] [3-8]
[3-8]
[3-8]
fT1 fT2 fT3 fT4 Мал. 4.5. Структурна схема формування керуючих сигналів однопроцесорного ЦВ з r=4, K=4 в режимі запису вхідної інформації.
Алгоритм корекції вхідної інформації і множення на частотну характеристику (для зменшення часу обробки) суміщені з першими ітераціями відповідно БПФ і ОБПФ. Для виконання операцій множення в структурну схему однопроцесорного ЦВ введені додаткові помножувачі, як показано на мал. 4.3. При виконанні алгоритмів корекції вхідної інформації і множення на частотну характеристику пристрій управління повинен формувати на ПЗП коректуючої функції і частотної характеристики пачку з N/2 імпульсів. Після виконання алгоритмів (на ітераціях БПФ і ОБПФ, починаючи з другою) пристрій управління повинен встановлювати вихідні регістри ПЗП коректуючої функції і частотної характеристики в стан, відповідний подачі на додаткові помножувачі одиничних коефіцієнтів.
1 1 1 1 1 1 1 1 СОЗУ2 N/4
N/16 N/16 N/16 N/16 СОЗУ1
Розміщення операндів після 1-ї ітерації I 00K2K1K0IV 31K2K1K0III 22K2K1K0II 13K2K1K0II 10K2K1K0I 01K2K1K0IV 32K2K1K0III 23K2K1K0III 20K2K1K0II 11K2K1K0I 02K2K1K0IV 33K2K1K0IV 30K2K1K0III 21K2K1K0II 12K2K1K0I 03K2K1K0 N/16 N/4
SHAPE \* MERGEFORMAT Розміщення операндів після 2-ї ітерації IIVIIIIIXIIXVIXVXIVIXXIIXIXVVIIIVIIVIVIVVIIIVIIIIIIVIIIXIVXIIIXVIXVXIXXIIXIXIXIXXIIVIIVIVVIIIIIIIIIIVXVXIVXIIIXVIXVIXVXIVXIIIXIIXIXIXVIIIVIIVIVIVIIIIII
N/64 N/4
Мал. 4.6. Розміщення операндів в ОЗУ і роботамультиплексорів.
Алгоритм БПФ (ОБПФ). Розташування операндів в ОЗУ, робота СОЗУ1 і СОЗУ2 на перших двох ітераціях БПФ показані на мал. 4.6. Робота СОЗУ1 і СОЗУ2 показана умовно: прямими відрізками показаний порядок з'єднання входів і виходів мультиплексорів СОЗУ1 і СОЗУ2. Римськими цифрами показаний порядок EMBED Excel.Sheet.8
прочитування операндів з ОЗУ. На мал. 4.7 наведений порядок проходження адрес ОЗУ на перших трьох ітераціях алгоритму БПФ. Алгоритм формування адрес ОЗУ при N=1024
EMBED Equation.3
Аналогічно можна представити алгоритм ОБПФ.
В даному пристрої використовується алгоритм БПФ із заміщенням, тому адреси запису повторюють адреси прочитування, затримані в часі.
