Устройство управления. Исходными данными для проектирования устройства управления однопроцессорного ЦВ являются алгоритм обработки сигналов, структурное построение и параметры узлов ЦВ, элементная база.
Алгоритм обработки сигналов состоит из следующих этапов (режимов) работы ЦВ: запись входной информации в ОЗУ, коррекция входной информации (включая весовую обработку), выполнение вычислений по алгоритму БПФ, умножение на частотную характеристику, ОБПФ, выдача выходной информации.
В рассматриваемом примере устройство управления должно формировать следующую информацию.
1. Четыре адреса записи и считывания информации из ОЗУ (А1—А4), так как для считывания любого из 1024 комплексных чисел необходима раздельная адресация каждой части памяти, в которой хранится 256 комплексных чисел. Разрядность адресов А1, А2, A3, А4 равна 8.
2. Импульсы записи в ОЗУ.
3. Импульсы записи в регистры СОЗУ1 и СОЗУ2. Для раздель ной записи во входные регистры СОЗУ1 требуется сформировать четыре импульса на четырех шинах.
4. Коды управления мультиплексорами СОЗУ1 и СОЗУ2. Каждый мультиплексор имеет четыре выхода с независимым управле нием. Для подключения к каждому выходу одного из четырех входов мультиплексора каждый из четырех кодов управления должен иметь два разряда.
5. Команду управления мультиплексорами СОЗУ1, обеспечивающую прием с АУ или АЦП.
6. Адрес считывания для ПЗУ поворотных коэффициентов, разрядность адреса 9.
7. Тактовые импульсы и импульсы записи в выходные регистры ПЗУ корректирующей функции и частотной характеристики в режимах коррекции входной информации и умножения на частотную характеристику.
8. Команду установки единичных коэффициентов на выходе ПЗУ корректирующей функции и частотной характеристики после завершения режимов коррекции и умножения на частотную характеристику.
Режим записи входной информации в ОЗУ. Алгоритм записи входной информации рассматривался в § 3.3. В случае г=4, К=4 алгоритм записи входной информации целесообразно, для упрощения работы устройства управления в последующих режимах, видоизменить в соответствии со следующими выражениями:
EMBED Equation.3 EMBED Equation.3
EMBED Equation.3
EMBED Equation.3
EMBED Equation.3
EMBED Equation.3
EMBED Equation.3
EMBED Equation.3
где А1ЗП, А2ЗП, А3ЗП, А4ЗП — адреса записи в ОЗУ при раздельном управлении частями распараллеленной памяти; КУпр1 , КУпр2 , КУпр3 , КУпр4 - коды управления выходными мультиплексорами СОЗУ1; i=0, 1, 2, ..., N—1 — номер отсчета входной информации;
÷ - целочисленное деление; a mod b — остаток от целочисленного деления а па b.
При коде управления выходным мультиплексором, равном О, к выходу подключается первый вход мультиплексора, при 1—второй, при 2 — третий, при 3 — четвертый.
Структурная схема узла управления, осуществляющего формирование адресов ОЗУ н кодов управления мультиплексорами СОЗУ1, представлена на рис. 4.5. На вход двоичного счетчика поступают импульсы сопровождения входной информации. Перед началом приема поступает команда «Начальный установ». Дешифратор и схемы И формируют импульсы записи во входные регистры СОЗУ1. Импульсы EMBED Equation.3 используются также для записи в выходные регистры СОЗУ1.
При использовании ИС серии 133 приведенная структурная схема может быть реализована на трех ИС 133ИЕ7, двух ИС133ИР13, одной ИС 133ЛИ1, одной ИС 133ИДЗ, одной ИС 133ЛП5.
SHAPE \* MERGEFORMAT Начальный установ +1 1 2 3 R 4 5 6 7 8 9 fт 10 CТ2 С 1 2 3 4 5 6 7 8 RG D1 D2 D3 D4 D5 D6 D7 D8 D C RG 0 DC 1 2 3 & & & & =1 8 8 8 8 8 8 2 2 2 2 [1,2] [1,2] [1,2] [1,2] A1зп A2зп A3зп A4зп КУпр4 A4зп A3зп КУпр2 КУпр3 КУпр1 A2зп A1зп [3-8] [3-8]
[3-8]
[3-8]
fT1 fT2 fT3 fT4
Алгоритм коррекции входной информации и умножения на частотную характеристику (для уменьшения времени обработки) совмещены с первыми итерациями соответственно БПФ и ОБПФ. Для выполнения операций умножения в структурную схему однопроцессорного ЦВ введены дополнительные умножители, как показано на рис. 4.3. При выполнении алгоритмов коррекции входной информации и умножения на частотную характеристику устройство управления должно формировать на ПЗУ корректирующей функции и частотной характеристики пачку из N/2 импульсов. После выполнения алгоритмов (на итерациях БПФ и ОБПФ, начиная со второй) устройство управления должно устанавливать выходные регистры ПЗУ корректирующей функции и частотной характеристики в состояние, соответствующее подаче на дополнительные умножители единичных коэффициентов.
1 1 1 1 1 1 1 1 СОЗУ2 N/4
N/16 N/16 N/16 N/16 СОЗУ1
Расположение операндов после 1-й итерации I 00K2K1K0IV 31K2K1K0III 22K2K1K0II 13K2K1K0II 10K2K1K0I 01K2K1K0IV 32K2K1K0III 23K2K1K0III 20K2K1K0II 11K2K1K0I 02K2K1K0IV 33K2K1K0IV 30K2K1K0III 21K2K1K0II 12K2K1K0I 03K2K1K0 N/16 N/4
SHAPE \* MERGEFORMAT Расположение операндов после 2-й итерации IIVIIIIIXIIXVIXVXIVIXXIIXIXVVIIIVIIVIVIVVIIIVIIIIIIVIIIXIVXIIIXVIXVXIXXIIXIXIXIXXIIVIIVIVVIIIIIIIIIIVXVXIVXIIIXVIXVIXVXIVXIIIXIIXIXIXVIIIVIIVIVIVIIIIII
N/64 N/4
Рис. 4.6. Расположение операндов в ОЗУ и работа мультиплексоров
Алгоритм БПФ (ОБПФ). Расположение операндов в ОЗУ, работа СОЗУ1 и СОЗУ2 на первых двух итерациях БПФ показаны на рис. 4.6. Работа СОЗУ1 и СОЗУ2 показана условно: прямыми отрезками показан порядок соединения входов и выходов мультиплексоров СОЗУ1 и СОЗУ2. Римскими цифрами показан порядок
EMBED Excel.Sheet.8
считывания операндов из ОЗУ. На рис. 4.7 приведен порядок следования адресов ОЗУ на первых трех итерациях алгоритма БПФ. Алгоритм формирования адресов ОЗУ при N=1024
EMBED Equation.3
Аналогично можно представить алгоритм ОБПФ.
В данном устройстве используется алгоритм БПФ с замещением, поэтому адреса записи повторяют адреса считывания, задержанные во времени.
