Логические функции и элементы
1.1 Основные положения алгебры логики
1.2 Переключательные функции
1.3 Условные обозначения логических функций
1.4 Способы представления логических функций (ЛФ)
1.5 Логический базис
1.6 Схемные особенности логических элементов.
1.7 Элемент с открытым коллектором
1.8 Элементы И-ИЛИ-НЕ и расширители
1.9 Тристабильные элементы
1.10 Минимизация логических функций
1.11 Таблица Карно
1.12 Преобразование ЛФ к базису И-НЕ и И-ИЛИ-НЕ
1.13 Временные параметры логических элементов
1.14 Переходные процессы в логических схемах
1.15 Задачи и упражнения
Комбинационные логические схемы
2.1 Некоторые системы счисления
2.2 Дешифратор
2.3 Демультиплексор
2.4 Увеличение разрядности дешифраторов и демультиплексоров
2.5 Мультиплексор
2.6 Шифратор
2.7 Преобразователи кода
2.8 Сумматор
2.9 Схема сравнения кодов
2.10 Схема контроля четности (нечетности)
2.11 Задачи и упражнения
Последовательные схемы
3.1 Триггеры
3.1.1 Асинхронный RS-триггер
3.1.2 Синхронный RS-триггер
3.1.3 D-триггер со статическим управлением
3.1.4 D-триггер с динамическим управлением
3.1.5 Универсальный JK-триггер
3.1.6 T-триггер
3.1.7 Взаимные преобразования триггеров
3.2 Регистры
3.2.1 Параллельные и последовательные регистры
3.2.2 Реверсивный регистр сдвига
3.2.3 Синхронный и асинхронный способы загрузки параллельного кода
3.3 Счетчики
3.3.1 Асинхронный счетчик с последовательным переносом
3.3.2 Синхронный счетчик с параллельным переносом
3.3.3 Реверсивный счетчик
3.3.4 Каскадное включение счетчиков
3.3.5 Счетчик-таймер
3.3.6 Применение счетчиков в измерительной технике
3.3.7 Задачи и упражнения
ЦАП и АЦП
4.1 ЦАП с матрицей резисторов типа R-2R
4.2 Биполярный ЦАП
4.3 Четырехквадрантный ЦАП
4.4 АЦП поразрядного уравновешивания
4.5 АЦП параллельного типа
4.6 Задачи и упражнения
Запоминающие устройства
5.1 ОЗУ статического типа (SRAM)
5.2 ОЗУ динамического типа (DRAM)
5.3 Репрограммируемое ПЗУ (EPROM,EEPROM)
5.4 Однократно программируемое ПЗУ (OTP,PROM)
5.5 Энергонезаваисимая память (NVRAM)
5.6 Увеличение разрядности ячейки памяти
5.7 Увеличение количества ячеек памяти
5.8 Программируемые цифровые ИС (PLD)
5.9 Задачи и упражнения
Справочная информация
6.1 Передаточная характеристика
6.2 Сравнительные характеристики некоторых серий ИМС
6.3 Коэффициент разветвления (Краз,N)
6.4 Сопряжение различных серий ИМС
6.5 Управление логическими схемами от компараторов и операционных усилителей
6.6 Определения некоторых параметров ИМС по ГОСТ 2.743-82, ГОСТ 19480-89
Кодирование информации в ЭВМ
7.1 Системы счисления
7.2 Машинное представление информации
7.3 Числа с фиксированной точкой
7.4 Диапазон целых чисел с фиксированной точкой
7.5 Числа с плавающей точкой (вещественные)
7.6 Диапазон представления вещественных чисел
7.7 Двоично-десятичный код
7.8 Буквенно-цифровой код
7.9 Восьмисегментный код
7.10 Неоднозначность представления двоичных наборов
Микропроцессор 8086(88)
8.1 Структурная схема микропроцессора
8.2 Регистр флагов
8.3 Организация памяти и вычисление адреса
8.4 Процессорный блок
8.5 Микропроцессорная система с тремя шинами
8.6 Стек
8.7 Способы ввода-вывода (ВВ)
8.7.1 Программный ВВ
8.7.2 ВВ по прерыванию
8.7.3 Прямой доступ к памяти (ПДП) и транзакции
Программирование на ассемблере
9.1 Ассемблер. Этапы разработки программы.
9.2 Формат команд и их классификация
9.3 Некоторые  предопределенные имена, операторы, директивы и команды ассемблера
9.3.1 Предопределенные имена
9.3.2 Операторы
9.3.3 Директивы (псевдооператоры)
9.3.4 Команды пересылки
9.3.5 Арифметические команды
9.3.6 Логические команды и команды сдвига
9.3.7 Команды передачи управления
9.3.8 Команды управления циклами
9.3.9 Команды обработки строк (цепочек байтов)
9.3.10 Команды управления микропроцессором
9.3.11 Команды прерываний
9.3.12 Влияние команд на флаги
9.3.13 Шаблоны для программ