Робоча частота 20МHz
Діапазон температури –55°C до 125°C.
Пам’ять даних RAM 1Kx16
Пам’ять програм RAM 2k x 24
2 Serial Port
Host Interface Port
Pin Name(s)
# of Pins
Input /Output
Function

ADDR
14
О
Шина адреси

DATA
24
I/O
Шина даних

______
RESET
1
І
Загальний скид процесора

____
IRQ2
1
І
Запит на зовнішнє переривання

___
BR2
1
І
Запит використання зовнішньої шини

__
BG
1
О
Дозвіл викоритстання зовнішньої шини

____
PMS
1
О
Вибір зовнішньої пам’яті програм

____
DMS
1
О
Вибір зовнішньої пам’яті даних

____
BMS
1
О
Вибір boot пам’яті

__
RD
1
О
Дозвіл читання з зовнішньої пам’яті

___
WR
1
О
Дозвіл запису у зовннішню пам’ятть WR

MMAP
1
І
Вибір карти пам’яті

CLKIN, XTAL
2
І
Зовнішній Clock або кварцовий генератор

CLKOUT
1
О
Вихід таймера процесора

VDD


Живлення

GND


Земля

SPORT0
5
І/О
Serial Port 0 Pins (TFS0, RFS0, DT0, DR0, SCLK0)

SPORT1
5
І/О
Serial Port 1 Pins (TFS1, RFS1, DT1, DR1, SCLK1)

____
IRQ0 (RFS1)
1
І
Запит на зовнішнє переривання #0

____
IRQ1 (TFS1)
1
І
Запит на зовнішнє переривання #1

FI (DR1)
1
І
Вхід флага

FO (DT1)
1
О
Вихід флага

FL2–0
3
О
Загальні виходи флага

____
HSEL
1
І
Вибір НІР

_____
HACK
1
О
Визначення НІР

HSIZE
1
І
Вибір розрядності (0 = 16-Bit, 1 = 8-Bit)

BMODE
1
І
Boot Mode Select (0 = Standard EPROM Booting, 1 = HIP Booting)

HMD0
1
І
Bus Strobe Select (0 = RD/WR, 1 = RW/DS)

HMD1
1
І
Вибір режиму НІР адреса/дані (0=розділені,1=мультиплексовані)

____
HRD/HRW
1
І
Строб читання з НІР або вибір читання/запис

____ ____
HWR/HDS
1
І
HIP Write Strobe or Host Data Strobe Select

HD15–0
/HAD15-0
16
І/О
НІР дані або НІР дані і адреса

HA2/ALE
1
І
Host Address 2 Input or Address Latch Enable Input

HA1–0/Unused
2
І
Адреса хоста 1 або не використовується





Boot Memory Interface
On the ADSP-2101, ADSP-2103, and ADSP-2111, boot
memory is an external 64K by 8 space, divided into eight
separate 8K by 8 pages. On the ADSP-2105 and ADSP-2115,
boot memory is a 32K by 8 space, divided into eight separate
4K by 8 pages. The 8-bit bytes are automatically packed into
24-bit instruction words by each processor, for loading into onchip
program memory.
Three bits in the processors’ System Control Register select
which page is loaded by the boot memory interface. Another bit
in the System Control Register allows the forcing of a boot
loading sequence under software control. Boot loading from
Page 0 after RESET is initiated automatically if MMAP = 0.
The boot memory interface can generate zero to seven wait
states; it defaults to three wait states after RESET. This allows
the ADSP-21xx to boot from a single low cost EPROM such as
a 27C256. Program memory is booted one byte at a time and
converted to 24-bit program memory words.
The BMS and RD signals are used to select and to strobe the
boot memory interface. Only 8-bit data is read over the data
bus, on pins D8-D15. To accommodate up to eight pages of
boot memory, the two MSBs of the data bus are used in the
boot memory interface as the two MSBs of the boot memory
address: D23, D22, and A13 supply the boot page number.
The ADSP-2100 Family Assembler and Linker allow the
creation of programs and data structures requiring multiple boot
pages during execution.
The BR signal is recognized during the booting sequence. The
bus is granted after loading the current byte is completed. BR
during booting may be used to implement booting under control
of a host processor