3.Синтез комбінаційних схем. 3.1.Реалізувати функції,отримані в результаті виконання завдання 2.3.,у базисі Буля.На виході кожного елемента написати формулу сигналу ,який даним елементом реалізується.Для 5 довільних вхідних наборів визначити рівні сигналів(0 або 1) на виході кожного елемента схеми.Елементи можуть мати довільну кількість входів.Навести таблиці істинності задіяних елементів.
Наша мінімізована функція має вигляд: . (3.1.1.) Це мінімальна ДНФ. Для її реалізації у базисі Буля потрібно 5 інвертори,2 кон’юнктори на 3 входи,3 кон’юнктори на 4 входи і 1 диз'юнктор на 5 входи. Функціональна схема,за допомогою якої реалізується дана мінімальна ДНФ ,зображена на рис.3.1.1. Таблиця істинності Таблиця Таблиця для інвертора Табл.3.1.3. істинності істинності для кон'юнктора Табл.3.1.3. для диз'юнктора Табл.3.1.2. Вхід Вихід
a b c f
0 0 0 0
0 0 1 1
0 1 0 1
0 1 1 1
1 0 0 1
1 0 1 1
1 1 0 1
1 1 1 1
Вхід Вихід
a f
0 1
1 0
Вхід Вихід
a b c f
0 0 0 0
0 0 1 0
0 1 0 0
0 1 1 0
1 0 0 0
1 0 1 0
1 1 0 0
1 1 1 1
3.2. Реалізувати функції,отримані в результаті виконання завдання 2.3.,у базисі Буля. На виході кожного елемента написати формулу сигналу ,який даним елементом реалізується.Для 5 довільних вхідних наборів визначити рівні сигналів(0 або 1) на виході кожного елемента схеми.Усі елементи повинні мати не більше двох входів. Навести таблиці істинності задіяних елементів. Функція ,отримана в результаті виконання завдання 2.3.,має вигляд: . Оскільки усі елементи повинні мати не більше двох входів,запишемо функцію f в іншому вигляді: (3.2.1.) В такому випадку нам знадобиться 5 інверторів ,13 кон’юнкторів на 2 входи,4 диз’юнктори на 2 входи(рис.3.2.1.)
Рис.3.1.1. Функціональна схема логічного пристрою який реалізує функцію (3.1.1.) у базисі Буля. Рис.3.2.1. Функціональна схема логічного пристрою ,який реалізовує функцію, записану у Формулі(3.2.1.) Таблиця Таблиця істинності істинності для диз'юнктора Табл.3.2.1. для кон'юнктора Табл.3.2.2. Вхід Вихід
a b f
0 0 0
0 1 0
1 0 0
1 1 1
Вхід Вихід
a b f
0 0 0
0 1 1
1 0 1
1 1 1
3.3. Реалізувати функції,отримані в результаті виконання завдання 2.3.,у монобазисі Шеффера.На виході кожного елемента Шеффера написати формулу сигналу, який даним елементом реалізується. Для 5 довільних вхідних наборів визначити рівні сигналів(0 або 1) на виході кожного елемента схеми. Елементи можуть мати довільну кількість входів. Навести таблиці істинності задіяних елементів. Монобазис Шеффера складається з елементів І – НЕ та еквівалентних їм елементів НЕ- АБО. Отже,потрібно звести дану функцію до такого вигляду,щоб можна було реалізувати її в монобазисі Шеффера.Для цього використовуємо функцію (3.1.1) ,бо її можна реалізувати в цьому монобазисі. Таблиця Таблиця істинності для істинності для кон’юнктора з диз’юнктора з інверсією виходу Табл.3.3.1. інверсіями входів Табл 3.2.1 Вхід елемента Вихід елемента
a b c f
0 0 0 1
0 0 1 1
0 1 0 1
0 1 1 1
1 0 0 1
1 0 1 1
1 1 0 1
1 1 1 0
Вхід елемента Вихід елемента
a b c f
0 0 0 1
0 0 1 1
0 1 0 1
0 1 1 1
1 0 0 1
1 0 1 1
1 1 0 1
1 1 1 0
Реалізувати функції,отримані в результаті виконання завдання 2.3.,у монобазисі Шеффера. На виході кожного елемента Шеффера написати формулу сигналу, який даним елементом реалізується. Для 5 довільних вхідних наборів визначити рівні сигналів(0 або 1) на виході кожного елемента схеми.Усі елементи Шеффера повинні бути двовходовими.Навести таблицю істинності елемента Шеффера. Функцію,записану у вигляді (3.1.1.),не можна реалізувати за допомогою елементів Шеффера – кон’юнкторів на 2 входи з інверсією виходи та диз’юнкторів на 2 входи з інверсією входів . Але можна використати функцію (3.2.1) .Реалізація цієї функції в монобазисі Шеффера має вигляд рис.3.4.1. Таблиця істинності елемента Шеффера Табл.3.4.1. Вхід елемента Вихід елемента
a b f
0 0 1
0 1 1
1 0 1
1 1 0
Рис.3.3.1. Функціональна схема логічного пристрою , який реалізує функцію (3.1.1.) у монобазисі Шеффера.
Рис.3.4.1. Функціональна схема логічного пристрою , який реалізує функцію (3.4.1.) за допомогою елементів Шеффера Реалізувати функції,отримані в результаті виконання завдання 2.4.,у монобазисі Пірса.На виході кожного елемента Пірса написати формулу сигналу, який даним елементом реалізується. Для 5 довільних вхідних наборів визначити рівні сигналів(0 або 1) на виході кожного елемента схеми. Елементи можуть мати довільну кількість входів. Навести таблиці істинності задіяних елементів. Функція,отримана в результаті виконання завдання 2.4.,має вигляд: . Її можна реалізувати в базисі Пірса використовуючи еквівалентні елементи АБО- НЕ та НЕ -І З довільною кількістю входів (рис.3.5.1.) . Таблиця Таблиця істинності істинності диз’юнктора з кон’юнктора з інверсією виходу Табл.3.5.1. інверсією входу Табл 3.5.2 Вхід елемента Вихід елемента
a b c f
0 0 0 1
0 0 1 0
0 1 0 0
0 1 1 0
1 0 0 0
1 0 1 0
1 1 0 0
1 1 1 0
Вхід елемента Вихід елемента
a b c f
0 0 0 1
0 0 1 0
0 1 0 0
0 1 1 0
1 0 0 0
1 0 1 0
1 1 0 0
1 1 1 0
Рис.3.5.1. Функціональна схема логічного пристрою ,який реалізує функцію (3.5.1.) у монобазисі Пірса Реалізувати функції,отримані в результаті виконання завдання 2.4.,у монобазисі Пірса.На виході кожного елемента Пірса написати формулу сигналу, який даним елементом реалізується. Для 5 довільних вхідних наборів визначити рівні сигналів(0 або 1) на виході кожного елемента схеми. .Усі елементи Пірса повинні бути двовходовими.Навести таблицю істинності елемента Пірса. Для того,щоб реалізувати функцію,отриману в результаті виконання завдання 2.4.,за допомогою елементів Пірса – диз'юнкторів на 2 входи з інверсією виходу та кон’юнктора на 2 входи зінверсією виходів,потрібно записати її у іншому вигляді :
(3.6.1.) Реалізація цієї функції в монобазисі Пірса зображена на рис.3.6.1. Таблиця істинності елементів Пірса Табл.3.6.1. Вхід елемента Вихід елемента
A b f
0 0 1
0 1 0
1 0 0
1 1 0
Умовні позначення до рисунку 3.6.1 : P1 = (/b v d v e) & (b v c v d) ; P2 = (a v b v /d v e) & (/a v b v /c v d) ; P3 = (/a v c v /d v e) & (a v /b v /c v /d) ; S1 = (/b v d v e) & (b v c v d) & (a v b v /d v e) & (/a v b v /c v d) ; S2 = (/a v c v /d v e) & (a v /b v /c v /d) & (/a v /d v /c).
Рис.3.6.1. Функціональна схема логічного пристрою ,якийреалізує функцію (3.6.1.) за допомогою елементів Пірса 3.7.Функції,мінімізовані в завданні 2.3.,реалізувати за допомогою дешифраторів.У кожного з задіяних дешифраторів кількість виходів не повинна перевищувати 16.Навести таблиці істинності, які пояснюють роботу задіяних дешифраторів. Таблиця істинності, яка пояснює роботу задіяних дешифраторів DC1 та DC2 Табл.3.7.1. N набору Входи Сигнал на ВК N виходу, на якому отримуємо сигнал 1 Дешифратор
8 4 2 1
0 0 0 0 0
0
DC1
1 0 0 0 1
1
2 0 0 1 0
2
3 0 0 1 1
3
4 0 1 0 0
4
5 0 1 0 1
5
6 0 1 1 0
6
7 0 1 1 1
7
8 1 0 0 0
8
9 1 0 0 1
9
10 1 0 1 0
10
11 1 0 1 1
11
12 1 1 0 0
12
13 1 1 0 1
13
14 1 1 1 0
14
15 1 1 1 1
15
16 0 0 0 0
1 0
DC2
17 0 0 0 1
1
18 0 0 1 0
2
19 0 0 1 1
3
20 0 1 0 0
4
21 0 1 0 1
5
22 0 1 1 0
6
23 0 1 1 1
7
24 1 0 0 0
8
25 1 0 0 1
9
26 1 0 1 0
10
27 1 0 1 1
11
28 1 1 0 0
12
29 1 1 0 1
13
30 1 1 1 0
14
31 1 1 1 1
15
Дешифратор – це логічна схема , яка має n входів і виходів. Для схемної реалізації будь-якої функції за допомогою дешифратора потрібно на інформаційні входи дешифратора подати вхідні змінні і з’єднати виходи дешифратора ,які відповідають номерам набору , на яких функція приймає значення 1, з входами додаткового елемента АБО.На виході елемента АБО буде сформована потрібна функція. Дешифратор працює з досконалою ДНФ,отже,для побудови комбінаційної схеми з використанням дешифратора,потрібно відтворити з мінімальної ДНФ досконалу ДНФ. Для цього запишемо мінімальну ДНФ, отриману в результаті виконання завдання 2.3.,в такому вигляді: При домножуванні на вираз вигляду значення функції не змінюється, оскільки =1. Перемножимо і отримаємо:
Отже, досконала ДНФ має вигляд:
(3.7.1.) Для того , щоб реалізувати функцію 5-ти змінних ,потрібно використати 2 дешифратори на 4 входи. На перший дешифратор на вибір кристалу (ВК) подамо а і він буде реалізовувати перші 16 наборів, на ВК другого дешифратора подамо ,і він буде реалізовувати наступні 16 наборів. Тоді у першому дешифраторі значення одиниці набудуть такі виходи : 3; 4; 5; 7; 8; 9; 10; 11; 13; А у другому дешифраторі значення одиниці набудуть такі виходи : 6; 9; 13; 14; Реалізація функції (3.7.1.) за допомогою дешифратора зображена на рис.3.7.1.
Рис.3.7.1. Функціональна схема логічного пристрою , який реалізує функцію (3.7.1.) з використанням дешифратора. Функції, мінімізовані в завданні 2.3.,реалізувати за допомогою мультиплексорів.У кожного з задіяних мультиплексорів кількість виходів не повинна перевищувати 16.Навести таблиці істинності, які пояснюють роботу задіяних мультиплексорів. Мультиплексор – це комбінаційна багатовходова схема з одним виходом. Оскільки кількість входів не повинна перевищувати 16,то для того, щоб реалізувати функцію на 5 змінних, потрібно використати 2 мультиплексора. На мультиплексорі зручно реалізовувати досконалу ДНФ ,оскільки вона безпосередньо вказує на ті набори ,на яких функція приймає значення “1”,отже скористаємось досконалою ДНФ, яку отримали в попередньому завданні (3.7.1.). Для ілюстрації роботи мультиплексора достатньо навести таблицю істинності на 3 змінні. Таблиця істинності, яка пояснює роботу мультиплексора Табл.3.8.1. Входи На виході мультиплексора сигнал з інформаційного
4 2 1
0 0 0 входу 0
0 0 1 входу 1
0 1 0 входу 2
0 1 1 входу 3
1 0 0 входу 4
1 0 1 входу 5
1 1 0 входу 6
1 1 1 входу 7
Дана досконала ДНФ реалізована за допомогою мультиплексорів на рис.3.8.1.
Рис.3.8.1. Функціональна схема логічного пристрою ,який реалізує функію (3.7.1.) з використанням мультиплексорів 3.9.Функції,мінімізовані в завданні 2.3.,реалізувати за допомогою постійного запам’ятовуючого пристрою (ПЗП).Скласти таблиці прошиття ПЗП. Адреси в кодах Дані в кодах
Постійний запам’ятовуючий пристрій – це комбінаційна багатовходова схема з одним або кількома виходами,інформація в нього заноситься один раз під час виготовлення або користувачем перед встановленням на плату чи вже на самій платі,а потім доступна тільки для читання [2]. Таблиця прошиття необхідна для занесення інформації в ПЗП,яке здійснюється програма- тором,оскільки таблиця прошиття встановлює відповідність між адресами і даними.Завданням передбачено використання ПЗП на 10 входів. Схема реалізації функцій,заданих за допомогою таблиці 3.9.1.,на базі ПЗП наведена на рис.3.9.1.
Рис.3.9.1. Функціональна схема логічного пристрою ,який реалізує функції,задані за допомогою табл.3.9.1.,на базі постійного запам’ятовуючого пристрою 3.10.Функції,мінімізовані в завданні 2.3.,реалізувати в за допомогою програмованої логічної матриці (ПЛМ) типу PLA. Скласти таблиці прошиття (програмування) ПЛМ.Навести функціональну схему запрограмованої ПЛМ. Функція ,отримана в результаті мінімізації заданої функції,має вигляд : (3.10.1.) Для реалізації цієї функції на базі ПЛМ потрібно завести на входи ПЛМ всі змінні ,з яких форму- ється функція,поставити у відповідність функції один із виходів і скласти таблицю прошиття. Таблиця прошиття має вигляд таблиці 3.10.1 Таблиця прошиття ПЛМ Табл.3.10.1. Входи Виходи
№ А3 А2 А1 А0 D0 D1 D2 D3 D4 D5
e d c a
I0 I1 I2 I3 I4 I5 I6 I7 I8 H L - - 0 0 0 0 - - L L 0 0 0 0 - L H L 0 0 0 0 H H - L 0 0 0 0 L H H H A - - - - - A A A A A A A - - - - - A A A A A A - - A - - - A A A A A A - - A - - - A A A A A A - - - - A -
У таблиці 3.10.1. прийняті такі позначення: N – позначення елемента І. На перетині рядка з позначенням елемента І та графи з номером входу можуть стояти такі символи: “Н” – сигнал з даного входу заведений на відповідний елемент І в прямому коді; “L” – сигнал з даного входу заведений на відповідний елемент І в інверсному коді; “-“ – сигнал з даного входу від’єднаний від відповідного елемента І; На перетині рядка з номером елемента І та графи з номером виходу(тобто,номером елемента АБО) можуть стояти такі символи: “А” – сигнал з даного елемента І заведений на вхід відповідного елемента АБО і проходить через елемент АБО на відповідний вихід ПЛМ; Літери А ,які стоять в одній графі ,вказують на елементи І ,які об’єднуються по АБО. Схема використання запрограмованої ПЛМ наведена на рис.3.10.1., а її внутрішня структура на рис.3.10.2.Під’єднання незадіяних елементів не показані. На рисунку 3.10.2 знаком позначені з’єднання,які користувач може створювати і міняти.
Рис.3.10.1. Функціональна схема логічного пристрою ,який реалізовує функцію (3.10.1.) на базі програмованої логічної матриці. 36
Рис.3.10.2. Функціональна схема запрограмованої ПЛМ 3.11.Функції,мінімізовані в завданні 2.4.,реалізувати за допомогою програмованої матриці логіки (ПМЛ) типу PAL. Скласти таблиці прошиття (програмування) ПМЛ. Навести функціональну схему запрограмованої ПМЛ. На відміну від програмованих логічних матриць у програмованих матриць логіки на кожен елемент АБО заведено виходи не всіх елементів І.Найчастіше елементи І розділені нарівно між елементами АБО,входи яких запрограмовані в процесі виробництва.На ПМЛ зручно реалізовувати мінімізовані за “1” ДНФ набору функцій.Отже,будемо використовувати функцію,мінімізовану в завданні 2.3 (3.10.1.). Схема використання запрограмованої ПМЛ наведена на рис.3.11.1.,а її внутрішня структура на рис.3.11.2.Під’єднання незадіяних елементів не показані. Таблиця прошиття має вигляд табл.3.11.1.
Рис.3.11.1. Функціональна схема логічного пристрою ,який реалізує функцію (3.11.1.)на базі ПМЛ типу PAL. Знаком позначені з’єднання,які користувач може створювати і міняти. Знаком позначені з’єднання,які користувач не може міняти. Таблиця прошитття ПМЛ Табл.3.11.1. N Вх/Вих D Входи А 4 3 2 1 0 Вихід Примітки
D5 D4 D3 D2 D1 D0 e d c b a
I0 I1 - - - - - - - - - - - - H L - H - - - H H L D0 D0
I2 I3 I4 - - - - - H - - - - - - - - - - H - - - - - - L H H - H - - - - - D1 D1 D2
Позначення N,H,L,- мають такі самі значення,як і в таблиці 3.10.1.
Рис.3.11.2. Функціональна схема запрограмованої ПМЛ 3.12.Для схем,побудованих у завданнях 3.1. – 3.7. ,визначити їх “ціну” ,підрахувавши кількість корпусів та кількість виводів задіяних елементів ,а також визначити час проходження сигналів від входу до виходу.Визначити оптимальні варіанти – найдешевший,враховуючи кількість корпусів , найдешевший ,враховуючи кількість виводів задіяних елементів та найшвидший варіанти. Таблиця оцінки схем 3.1.1.-3.7.1. Табл.3.12.1. Схеми “Ціна “ (по кількості корпусів задіяних елеменів) “Ціна “ (по кількості виводів задіяних елементів) Час проходження сигналів від входу до виходу
3.1.1. 11 39 3
3.2.1. 22 61 6
3.3.1. 11 39 3
3.4.1. 33 99 9
3.5.1. 13 50 3
3.6.1. 45 135 9
3.7.1. 4 57 3
оптимальні варіанти Найдешевший 3.7.1. Найдешевші 3.1.1. і 3.3.1. Найшвидші 3.1.1.,3.3.1.,3.5.1., 3.7.1.
