ЛАБОРАТОРНАЯ РАБОТА №2 ТРИГГЕРЫ 1. Цель работы Изучение функционирования и схемных разновидностей триггеров. Анализ простейших цифровых схем с триггерами. 2. Триггеры. Основные положения Триггер представляет собой устройство с двумя устойчивыми состояниями (рис. 2.1), одно из которых называют единичным (Q=1, =0), а другое - нулевым (Q=0, =1). Классификация триггеров может быть произведена по принципам логического функционирования и способу восприятия управляющей информации с информационных входов.
Рис.2.2 Синхросигнал и его активные части. По способу восприятия информации различают асинхронные и синхронные триггеры. В асинхронных триггерах воздействие входных информационных (управляющих) сигналов осуществляется непрерывно во времени, а переключение триггера из одного состояния в другое вызывается изменением этих сигналов. В синхронных триггерах воздействие входных сигналов происходит лишь в определенные отрезки времени синхросигнала (в дальнейшем этот вход обозначается буквой C). По способу синхронизации или по виду активных частей синхросигнала, во время которых происходит воздействие входных информационных сигналов и изменение его состояния, различают: триггеры, управляемые (тактируемые) импульсом синхронизации. В свою очередь они подразделяется на одноступенчатые и двухступенчатые типа MS; триггеры, управляемые фронтами (положительными или отрицательными), или триггеры с динамическим управлением записью информации, когда восприятие входных сигналов и переключение в новое состояние происходит во время фронта (среза) синхросигнала. По виду логического функционирования различают триггеры типов RS, D, T, JK и др. 3. Асинхронные триггеры. Триггер типа RS Все асинхронные триггеры можно отнести к разряду примитивных триггерных устройств, так как они являются прозрачными для входных информационных сигналов в любой момент времени и, следовательно, в максимальной степени подвержены действию помех. Положение усугубляется тем фактом, что выходы асинхронных триггеров одновременно является его входами, что ухудшает их помехозащищенность. Кроме того, существуют огрехи и в логическом функционировании. Так, например, D- триггер не имеет режима хранения, а в Т- и JK- триггерах практически невозможно реализовать счетный режим. Из всех типов асинхронных триггеров на практике нашел применение RS- триггер. Причем не столько в качестве автономной триггерной схемы, а как обязательная составная часть всех синхронных триггеров. Схема RS- триггера на элементах ИЛИ-НЕ и его функциональное описание приведены на рис. 2.3. Своё название триггер получил (впрочем, как и все остальные триггеры) в соответствии с обозначением своих входов: S (Set - установка) - вход установки триггера в единичное состояние Q=1, R (Reset - сброс, гашение) - вход установки в состояние Q=0. Данная схема триггера получила название RS- триггера с прямыми выходами (или триггер с прямым управлением), т.к. сигналы управления R и S имеют активный высокий уровень. Для описания режимов работы триггера в зависимости от различных комбинаций управляющих сигналов на его входах служит таблица состояний триггера (рис. 2.3, в), которая называется еще полной таблицей переходов. На рис. 2.3, г приведена временная диаграмма переходов при переключении триггера из состояния 0 в 1 и наоборот. Из диаграммы видно, что оба элемента триггера переключаются не одновременно, а последовательно, друг за другом. При этом, после окончания переходного процесса, триггер способен сохранять свое новое состояние сколь угодно долго. Это очень важное свойство триггера, отличающее его от рассмотренных ранее комбинационных схем, не имеющих обратных связей. По диаграмме можно определить время задержки распространения сигнала при переключении триггера tзд. р, по прошествии которого на обоих выходах устанавливаются правильные уровни: tзд.р=2( , где ( - время задержки переключения одного элемента ИЛИ-НЕ. При описании работы триггерных схем (здесь и далее) принято дополнять обозначения входных сигналов и состояний триггера Q указанием времени t, при этом значение времени t+1 относится к новому состоянию триггера после его переключения. Таким образом, временные отметки t и t+1 как бы соответствуют отсчётам дискретного времени с интервалом, определенным переходом триггера в другое состояние. Вновь обратимся к таблице состояний RS- триггера (рис. 2.3, в). Если одновременно подать активные сигналы на оба входа (комбинация Rt=St=1),то на обоих выходах схемы появятся логические нули (Qt+1==0). При этом, если эта комбинация сменится нейтральной Rt+1=St+1=0, состояние триггера с равной вероятностью может стать как единичным, так и нулевым. Поэтому комбинацию Rt=St=1 считают запрещенной и в обычных условиях не используют (она допускается лишь в случае, когда обеспечено не одновременное, а поочередное снятие R- и S- сигналов). Rt St Qt Qt+1 Режим
0 0 0/1 0/1 Хранение
0 1 0/1 1 Уст. 1
1 0 0/1 0 Уст. 0
1 1 0/1 0* Запрещ. режим
а) б) в)
г)
Qt ( Qt+1 Rt St
0 0 * 0
0 1 0 1
1 0 1 0
1 1 0 *
д) е) Рис. 2.3 RS- триггер и его функциональное описание: а- схема; б- обозначение на функциональных схемах; в- таблица состояний; г- временная диаграмма работы; д- характеристическое уравнение триггера; е- таблица управления переходами RS- триггера Функционирование RS- триггера можно описать не только с помощью таблицы состояний, но и с помощью характеристического уравнения (рис. 2.3, е). Однако в практике синтеза цифровых автоматов важным является таблица управления переходами RS- триггера (рис. 2.3, д), которую получают из таблицы состояний. Данная таблица дает ответ на вопрос: какую комбинацию входных сигналов надо обеспечить в момент времени t, чтобы реализовать заданный переход Qt ( Qt+1? RS- триггер можно построить и на элементах И-НЕ (рис. 2.4, а). Этот триггер является двойственным по отношению к триггеру на рис. 2.3, а. В данном триггере сигналы управления и имеют активный низкий уровень, что и отражено в их обозначении на схеме (155 TP2 или SN 74279).
Qt+1 Режим
0 0 1* Запрещ. режим
0 1 0 Уст. (1(
1 0 1 Уст. (0(
1 1 Qt Хранение
а) б) в) Qt(Qt+1 Rt St
0 0 * 1
0 1 1 0
1 0 0 1
1 1 1 *
г) Рис. 2.4 - триггер и его функциональное описание: а- схема; б- функциональное обозначение; в- сокращенная таблица состояний; г- таблица управления переходами. Эту схему триггера часто называют RS- триггером с инверсными входами или просто - триггером. 4. Синхронные триггеры, тактируемые импульсом Из синхронных триггеров, тактируемых импульсом, нашли применение два: RS- и D- триггеры. Синхронный RS- триггер будет рассмотрен ниже в составе JK- триггера. D- триггер и его функциональное описание представлены на рис. 2.5. Данный тип синхронного триггера широко используется в цифровых устройствах (ИС 155ТМ5, ТМ7 или SN 7477, 7475). В литературе за этой схемой укоренился термин триггер-защелка. Элементы 3 и 4 схемы образуют ячейку памяти (- триггер), а элементы 1 и 2 – схему управления. D- триггер воспринимает входной управляющий сигнал на входе D только при синхросигнале C=1, переходя в состояние, предписанное D- входом (рис. 2.5, г). Закон функционирования (характеристическое уравнение) очень прост: Qt+1 = Dt. (2.1) Как видно из временной диаграммы работы рис. 2.5, при C=1 Q- выход повторяет сигнал на входе D с задержкой, что нашло отражение в обозначении входа и типа триггера: Delay - задержка. При C=0 на выходах элементов 1 и 2 устанавливаются неактивные для -триггера сигналы (==1), обуславливая режим хранения записанной при C=1 информации. Поскольку в режим хранения D- триггер переходит по срезу C- сигнала, является важным исключить сбой во время этого перехода. Достигается это тем, что всякие изменения сигнала на D- входе должны прекратиться за некоторое время до среза C- сигнала, называемое временем предустановки ts (setup time) и могут снова возобновиться после среза C- сигнала, но не ранее, чем через время выдержки th (hold time). Ориентировочно ts=(1...2)(, а ts=0,5...1(. Требование неизменности входного(ых) управляющего(их) сигнала(ов) в момент перехода триггера в состоя-
а) б) в)
г) д) Рис. 2.5 Синхронный D- триггер; а- схема; б- обозначение на функциональной схеме; в- временные диаграммы работы; г- таблица состояний (переходов) триггера; д- диаграмма, поясняющая временные параметры ts и th ние хранения относится и к другим типам синхронных триггеров. На рис. 2.5 штриховыми линиями показаны также входы и для асинхронной установки триггера в единичное (=0, =1) или нулевое (=1, =0) состояния. Данные входы обладают более высоким приоритетом перед синхронными входами (т.е. теми входами, которые контролируются синхросигналом C), так как блокируют входные вентили 1 и 2 схемы управления. Асинхронные входы называют еще установочными входами. 5. Синхронный двухступенчатый JK- триггер типа MS JK- триггер типа MS с дополнительной логикой 3И на J- и K- входах (интегральная схема типа К155ТВ1 или SN 7472). Функциональное обозначение этого триггера приведено на рис. 2.6, а, а его упрощенная функциональная модель на элементах И-НЕ представлена на рис. 2.6, б. Триггер данного типа состоит из двух последовательно включенных элементарных триггеров с противофазной синхронизацией. При этом первый триггер является ведущим или M- триггером (Master - хозяин), т.к. выполняет предписываемую всей схеме логическую функцию, а второй - ведомым или S- триггером (Slave - раб). Ведомый триггер выполняет только вспомогательную функцию хранения состояния ведущего триггера при синхросигнале C=1. Работу JK- триггера рассмотрим по схеме его функционального аналога рис. 2.6, б в последовательности, соответствующей строкам таблицы рис. 2.6, в. При J=K=0 синхросигнал C=1 входные элементы 1 и 2 блокированы и M- триггер находится в режиме хранения. Отметим, что при C=1 (независимо от состояния J- и K- входов) S- триггер всегда находится в режиме хранения, так
а) б) Режим Входы
Выход S- триггера
C J K
Qt(Qt+1 Jt Kt
Хранение 1/0 0 0 - состояние, которое имел триггер до среза C - сигнала
0(0 0 *
Установка 0 (( 0 1 0
0(1 1 *
Установка 1 (( 1 0 1
1(0 * 1
Счетный режим (( 1 1
1(1 * 0
в) г) д) Рис. 2.6 Синхронный JK- триггер типа MS и его функциональное описание. а- изображение на функциональной схеме; б- функциональная модель реального JK- триггера; в- таблица функционирования JK- триггера; г- таблица управления переходами JK- триггера; д- временные диаграммы работы как входные конъюнктуры 5, 6 блокированы инверсным сигналом , что составляет суть противофазной системы синхронизации.
Рис. 2.7 Диаграммы ложных срабатываний JK- триггера ИС1555ТВ1 (SN 7472). При J=0 и K=1 синхросигналом C=1 может быть открыт лишь элемент 2-й и только при условии, что перед поступлением C- сигнала (т.е. когда сигнал C был равен 0) S- триггер был в состоянии "1" (Qs=1, =0). Тогда по срезу C- сигнала(C=((), прежде чем M- триггер будет блокирован от воздействия входных сигналов по J- и K- входам, S- триггер принимает состояние M- триггера и будет хранить 0-состояние. Если же S- триггер при C=0 был в 0-состоянии, то он так и останется в этом состоянии, так как M- триггер будет находиться в режиме хранения. Описанное выше, можно отобразить следующим соотношением
В силу симметрии схемы легко показать, что при J=1 и K=0 будет справедливо
Обобщая рассмотренные случаи для J=K=0 и J(K, можно прийти к выводу, что JK- триггер ведет себя как синхронный RS- триггер, когда J- вход выполняет функцию S- входа, а K- вход – функцию R- входа. Существенно отличным от RS- триггера, является поведение JK- триггера при J=K=1. Для RS- триггера такое состояние входов запрещено. В данной же схеме при любом состоянии S- триггера сигналы обратной связи открывают для C- сигнала именно тот входной конъюнктор, пройдя через который С- сигнал переведет M- триггер в состояние, противоположное состоянию S- триггера. А по срезу C- сигнала (С=(() JK- триггер сменит состояния своих выходов (т.е. состояние S- триггера) на противоположное, реализуя счетный или T- режим (toggle - переключатель). Функционирование JK- триггера может быть описано характеристическим уравнением , (2.2) которому соответствует таблица управления переходами JK- триггера при C=Z (рис. 2.6, г). Данное уравнение может быть преобразовано в характеристическое уравнение T- триггера (при J=K=T), для которого T- режим является основным и единственным: . (2.3) Условие J=K=T определяет способ преобразования схемы JK- триггера в T- триггер, который и реализуют функцию сложения по mod 2 для входного и выходного сигналов триггера. Временные диаграммы работы JK- триггера, иллюстрирующие его переключения при различных сочетаниях сигналов на его входах, приведены на рис. 2.6, д. Двухступенчатый синхронный JK- триггер типа MS является непрозрачным для входных сигналов J и K при любом значении синхросигнала С. Каждая его ступень сама по себе прозрачна, но так как они включены последовательно, то какая-нибудь из них при противофазной синхронизации будет заперта. Непрозрачность – положительное свойство триггеров. Однако, в отличие от RS- и D- триггеров типа MS (в этой работе они не рассматриваются), JK- триггер типа MS обладает коварным свойством, которое получило название проницаемости для помех по входу J или K, если C=1. Это свойство отражено на диаграмме рис. 2.7. Пусть триггер находится в состоянии "0" и при этом J=K=0. В этой ситуации очередной C- сигнал (точнее его срез) не изменит состояния триггера. Однако если при C=1 на J- вход триггера поступит короткая единичная помеха, то она, пройдя через открытый 1-ый конъюнктор переключит M- триггер в состояние "1". Затем по срезу C- сигнала M- триггер передаст свое единичное (ложное) состояние во вторую ступень, т.е. на выход. Это так называемый факт захвата 1 JK- триггером. В силу симметрии схемы в ней проявляется и факт захвата 0. Поэтому разработчик, используя триггеры данного типа, обязан обеспечить окончание всех переходных процессов в логических схемах, формирующих J- и K- уровни, еще до начала C- сигнала. В течение всего времени, когда C=1, уровни на J- и K- входах не должны изменяться. 6. Синхронный D- триггер с динамическим управлением Триггер с динамическим управлением относится к самым совершенным (с точки зрения помехоустойчивости) типам триггеров. Один из этих типов, D- триггер ИС К155ТМ2 (SN 7474), входит в состав логического блока 1 учебного стенда. Логическая структура триггера и его функционирование представлено на рис. 2.8. Подробное описание работы данного триггера приведено в литературе (см. [2, 3, 8]), поэтому в данном описании к лабораторной работе ограничимся лишь указанием отличительных качеств данной схемы.
Рис. 2.8 D- триггер с динамическим управлением (ИС К155ТМ2) и его функционирование: а- обозначение на функциональной схеме; б- логическая структура триггера; в- временная диаграмма переключения триггера. К особенности данной схемы триггера следует отнести его переключение по положительному фронту C- сигнала (что отражено указателем на C- входе в обозначении триггера на функциональной схеме), а к достоинствам – свойства непрозрачности и непроницаемости по D- входу при любом статическом уровне C- сигнала за исключением короткого промежутка времени, равного фронту C- сигнала. Конечно, чтобы не допустить сбоя в процессе переключения, необходимо соблюдать требование неизменности информационного сигнала на D- входе в области фронта C- сигнала (см. рис. 2.8, в) в границах от t0–2( до t0+(, где ( - задержка одного логического элемента. 7. JK – триггер с внутренней задержкой и динамическим управлением На рис. 2.9 показана схема JK – триггера c динамическим управлением, лишённая недостатков рассмотренного ранее JK – триггера типа MS (рис. 2.6). По этой схеме выполнены интегральные схемы триггеров 155ТВ6 (74107), 155ТВ9 (74112), 155ТВ10 (74113), 155ТВ11 (74114). Рис. 2.9. JK – триггер с внутренней задержкой и динамическим управлением. Анализ работы схемы проведён в литературе [Л. 3, 8], она также предложена для моделирования в одном из индивидуальных заданий к данной работе. 8. Индивидуальные задания АНАЛИЗ ПРОСТЕЙШИХ ЦИФРОВЫХ СХЕМ С ТРИГГЕРАМИ Анализ предложенных схем, построенных с использованием рассмотренных выше триггеров, позволит на практике применить полученные знания о работе триггеров для понимания работы конкретных схем. Предварительно рассмотрим ввод в цифровые схемы сигналов (одиночных импульсов произвольной длительности) от механических переключателей (ключи, тумблеры). Непосредственное использование механического переключателя в качестве источника сигналов для исследования синхронных схем цифровых автоматов использовать нельзя ввиду вибрации механических контактов при переключении.
Рис. 2.10 Схема формирования одиночного сигнала произвольной длительности Это приводит к генерации целой последовательности коротких импульсов (с частотой 10...50 Гц), прежде чем установится единичный или нулевой уровень сигнала. Подключение RS- триггера так, как это показано на рис. 2.10, устраняет данную проблему, поскольку триггер среагирует на первый импульс последовательности, поступающей на вход R или на S. Длительность импульса определяется временем нажатия кнопки переключателя S1. 8.1. Анализ JK - триггера с внутренней задержкой и динамическим управлением (варианты 1,7). Особенностью схемы (рис 2.10) является использование конъюнкторов &1 с внутренней задержкой, большей суммы задержек обоих элементов И-ИЛИ-НЕ. Для выполнения этого условия необходимо включить дополнительные элементы, например, повторители или инверторы. Программа испытаний схемы должна базироваться на снятии и анализе осциллограмм, подобных представленных на рис. 2.6 и 2.7. 8.2. Исследование триггерных схем, построенных на базе D- и JK – триггеров (варианты 2, 8). Вниманию исследователя предлагаются схемы, представленные на рис. 2.11. Рис. 2.11. Схемы асинхронного Т- триггера (а) и синхронных D – и Т - триггеров (б, в). 8.3. Схема преобразования синхропоследовательности в двухфазную последовательность (варианты 3, 9). Работа цифровых устройств, содержащих двоичные элементы памяти на триггерах, сопровождается передачей данных по тракту их обработки от предшествующего блока к последующему. Такая передача данных строго регламентируется во времени синхросигналами, разрешающими прием и передачу данных для каждого блока. Простейшая схема двухфазной последовательности синхросигналов изображена на рис. 2.12. в которой распределение синхросигналов основной последовательности СИ (f = 1 МГц) осуществляется по двум фазам синхронизации СИ1 ((((() и СИ2 (((((), Обратите внимание, что конъюнкция синхросигналов СИ1 и СИ2 в любой момент времени равна "0",- важный принцип двухфазной синхронизации.
Рис. 2.12 Схема формирования двухфазной синхропоследовательности (а) и временные диаграммы ее работы (б). 8.4. Схема формирования двух последовательностей импульсов со сдвигом на четверть периода относительно друг друга (рис 2.13, варианты 4, 10) Рис. 2.13. Схема формирования двух последовательностей импульсов со сдвигом на четверть периода относительно друг друга 8.5. Синхронизатор внешнего одиночного импульса произвольной длительности (варианты 5, 11). Внешний сигнал (командный сигнал) часто имеет смысл некоторого одиночного события, временное начало и протяжённость которого ничем не регламентируются. Учитывая, что синхронные цифровые устройства правильно воспринимают входные сигналы только в определённые моменты времени, необходимо осуществлять привязку внешних сигналов к действующей в системе синхропоследовательности. Одна из схем, решающая подобную задачу, приведена на рис. 2.14. Рис. 2.14. Схема формирования импульса, равного периоду синхросигнала. Выясните, как изменится работа схемы, если в цепь синхронизации второго триггера включить инвертор. 8.6. Синхронизатор внешнего одиночного импульса с дополнительной функцией генерации пачки импульсов (варианты 6, 12). Эта схема (рис. 2.15) сложнее предыдущей, ввиду выполнения дополнительной функции (длительность пачки импульсов равна длительности командного импульса). Расположение и длительность командного сигнала КС относительно синхропоследовательности СИ – произвольное.
Рис. 2.15 Формирователь одиночного синхроимпульса одновременно с пачкой синхросигналов. 9. Порядок выполнения работы и содержание отчёта. (Пункты 1 – 6 являются общими для всех вариантов). Собрать схему RS- триггера и провести ее анализ в соответствии с таблицей переходов рис. 2.3, в. Сигналы на схему подавать от схемы формирования одиночного сигнала произвольной длительности рис. 2.10. Повторить действия П. 1 для - триггера. Убедитесь, что функционирование -триггера полностью совпадает с поведением любого интегрального триггера (D- или JK- типа) относительно их установочных и входов. Собрать схему синхронного D- триггера типа защелки рис. 2.6, а, произвести исследование и построить временные диаграммы. Программу испытаний реализовать на основе генератора слов (Word Generator). Сравнить работу триггера-защелки (рис. 2.5) с работой D- триггера с динамическим управлением (рис. 2.8) по программе, заданной рис. 2.16.
Рис. 2.16 Программа испытаний триггера-защёлки (рис. 2.5) и D- триггера с динамическим управлением (рис. 2.8). Исследовать режимы работы JK- триггера типа MS, используя для этого ИС К155ТВ1 и руководствуясь таблицей переходов рис. 2.7, в. Обратите внимание на то, что эта микросхема имеет тройные конъюнктивные входы J и K, т.е. триггер формирует внутренние J- и K- сигналы следующим образом: , . Сделано это из удобства построения двоичных счётчиков на триггерах данного типа (следующая лабораторная работа), а при проведении испытаний рекомендуется все (лишние( J- и K- входы подключить к единичному потенциалу. Исследовать ложные срабатывания JK- триггера. Произвести анализ работы схемы, определённой в индивидуальном задании. Провести анализ схемы из индивидуального задания в соответствии с заданным вариантом. ЛИТЕРАТУРА 1. Каган Б.М. Электронные вычислительные машины и системы: Учебное пособие для вузов. – М.: Энергоатомиздат, 1991.-592 с: ил. 2. Угрюмов Е. П. Проектирование элементов и узлов ЭВМ: Учеб. пособие для вузов. – М.: Высшая Школа, 1987.-318 с.: ил. 3. Потемкин И. С. Функциональные узлы цифровой автоматики. – М.: Энергоатомиздат, 1988.-320 с.: ил. 4. Зельдин Е. А. Цифровые интегральные микросхемы в информационно-измерительной аппаратуре. – Л.: Энергоатомиздат, 1986.-280 с.: ил. 5. Пухальский Г.И., Новосельцева Т. Я. Проектирование дискретных устройств на интегральных микросхемах: Справочник. -М.: Радио и связь, 1990.-304 с.: ил. 6. Цифровые ЭВМ: Практикум / К.Г.Самофалов, В.И.Корнейчук, В.П.Тарасенко; Под общ. ред. К.Г.Самофалова. - К.: Выща шк.,1990.-225с.:Ил 7. Скляров В. А. Синтез автоматов на матричных БИС / Под. Ред. С. И. Баранова. – Минск: Наука и техника, 1984.-288 с.: ил. 8. . Угрюмов Е. П. Цифровая схемотехника.- СПб.: БХВ – Санкт-Петербург, 2000. – 528 с.: ил. Работа подготовил доцент кафедры ВТ НГТУ В. А. Афанасьев. Редакция 2002г.
