Успехи новой технологии привели к широкому распространению персональных компьютеров, позволяющих решать задачи, требующие весьма больших вычислений. Типичным и наиболее распространенным представителем таких мощных "персоналок" является компьютер PC/AT производства фирмы IBM. Этот компьютер разработан на осно- ве процессора 80286 фирмы INTEL, представляющего сейчас один из наиболее мощных шестнадцатиразрядных микропроцессоров, хотя за последнее время появились более производительные процессоры, и 80286 был снят с производства в ведущих странах. Но стоит оста- новиться на рассмотрении этого процессора и построенных на его основе системах, т.к. на их примере нагляднее всего получить представление о новом классе машин - серии AT В данной работе рассмотрены основные данные и сравнительные характеристики на примере самой ранней моделе компьютера- на от- дельных логических ИМС и некоторых БИС, без применения микросхем сверхвысокой степени интеграции и специальных ПЛИС и ПЛМ, на ос- нове которых создаются компьютеры сегодня. Рассматривается цент- ральный процессор с самой низкой тактовой частотой для 80286 чи- пов- 6 Мгц - 2 - 3г===================================¬ 3¦ ФУНКЦИОНИРОВАНИЕ МИКРОКОМПЬЮТЕРОВ ¦ 3¦ С ШИННОЙ ОРГАНИЗАЦИЕЙ ¦ 3L===================================-
Шины микрокомпьютера образует группа линий передачи сигна- лов с адресной информацией, данных, а также управляющих сигна- лов. Фактически ее можно разделить на три части: адресную шину, шину данных и шину управляющих сигналов Уровни этих сигналов в данный момент времени определяют состояние системы в этот момент На рис. 1 изображены синхрогенератор 82284, микропроцессор 80286 и шинный контроллер 82288. Кроме того, показаны три шины: адреса, данных и управляющих сигналов Синхрогенератор генерирует тактовый сигнал CLK для синхро- низации внутреннего функционирования процессора и других микрос- хем. Сигнал RESET производит сброс процессора в начальное состо- яние. Это состояние показано на рисунке упрощенно. Сигнал -READY также формируется с помощью синхрогенератора. Он предназначен для удлинения циклов при работе с медленными периферийными уст- ройствами На адресную шину, состоящую из 24 линий, микропроцессор выставляет адрес байта или слова, который будет пересылаться по шине данных в процессор или из него. Кроме того, шина адреса ис- пользуется микропроцессором для указания адресов периферийных портов, с которыми производится обмен данными Шина данных состоит из 16 линий. по которым возможна пере- дача как отдельных байтов. так и двухбайтовых слов. При пересыл- ке байтов возможна передача и по старшим 8 линиям, и по младшим Шина данных двунаправленна, так как передача байтов и слов может производится как в микропроцессор, так и из него Шина управления формируется сигналами, поступающими непос- редственно от микропроцессора, сигналами от шинного контроллера, а также сигналами, идущими к микропроцессору от других микросхем и периферийных адаптеров Микропроцессор использует шинный контроллер для формирова- ния управляющих сигналов, определяющих перенос данных по шине Он выставляет три сигнала -SO, -SI, M/-IO, которые определяют тип цикла шины (подтверждение прерывания, чтение порта ввода/вы- вода, останов, чтение памяти, запись в память). На основании значений этих сигналов шинный контроллер формирует управляющие сигналы, контролирующие динамику данного типа шины Для того, чтобы понять динамику работы, разберем, каким об- разом осуществляется процессором чтение слов из оперативной па- мяти. Это происходит в течение 4 тактов CLK, или 2 состояний процессора (т.е. каждое состояние процессора длится 2 такта синхросигнала CLK). Во время первого состояния, обозначаемого, как Т 4s 0, процессор выставляет на адресную шину значение адреса, по которому будет читаться слово. Кроме того, он формирует на шине совместно с шинным контроллером сооответствующие значения управляющих сигналов. Эти сигналы и адрес обрабатываются схемой управления памятью, в результате чего, начиная с середины второ- го состояния процессора Т 4c 0 (т.е. в начале четвертого такта CLK), на шине данных появляется значение содержимого соответствующего слова из оперативной памяти. И наконец, процессор считывает зна- чение этого слова с шины данных. На этом перенос (копирование) значения слова из памяти в процессор заканчивается
- 3 - Таким образом, если частота кварцевого генератора, опреде- ляющая частоту CLK, равна 20 МГц, то максимальная пропускная способность шины данных равна (20/4) миллионов слов в секунду, или 10 В/сек. Реальная пропускная способность существенно ниже 3г===================================¬ 3¦ ОРГАНИЗАЦИЯ СИСТЕМЫ ШИН L,X,S и M ¦ 3¦ В КОМПЬЮТЕРЕ PC/AT ¦ 3L===================================-
На самом деле, в реальном компьютере имеется не одна, а несколько шин (рис. 2). Основных шин всего три, а обозначаются они как L- шина, S- шина, X- шина. Нами ране рассматривалась L- шина. Можно ввести понятие удаленности шины от процессора, счи- тая, что чем больше буферов отделяют шину, тем она более удалена от процессора Основной шиной, связывающей компьютер в единое целое, явля- ется S- шина. Именно она выведена на 8 специальных разъемов- слотов. Эти слоты хорошо видны на системной плате компьютера. В них стоят платы периферийных адаптеров Линии адреса, идущие от микропроцессора, образуют так назы- ваемую L- шину. Для передачи этого адреса на S- шину имеются специальные буферные регистры- защелки. Эти регистры- защелки не только передают адрес с L- шины на S- шину, но так же разъединя- ют их в случае необходимости. Такая необходимость возникает, например, когда осуществляется прямой доступ к памяти. В ютом случае на S- шину выставляют контроллер прямого доступа 8237А и так называемые страничные регистры. Они подключены к X- шине, которая так же через буферные регистры соединена с системной S- шиной. Таким образом, наличие трех шин позволяет выставлять ад- реса на системную шину различным микросхемам Все микросхемы на системной плате, кроме процессора и соп- роцессора, подключены к X- шине, в которой имеется адресная часть (XА- шина), линия данных (XD- шина) и управляющие сигналы (XCTRL- шина). Поэтому они отделены от процессора двумя буфера- ми: между L- и S- шинами и между S- и X- шинами Кроме этих трех шин в компьютере имеется M- шина, предназ- наченная для отделения системной S- шины от оперативной памяти
Набор регистров процессора 80286 представляет собой строгое расширение набора регистров 8086, который имел 14 регистров. В процессоре 80286 появились дополнительно еще 5 новых регистров, в результате чего их общее число увеличилось до 19 Далее рассматриваются так называемые "видимые" регистры, содержимое которых можно либо прочитать, либо изменить прорам- мным способом. Отметим, что в процессоре имеются "невидимые ре- гистры", хранящие различную информацию для работы процессора и ускоряющие его работу. Регистры представлены на рисунке ("неви- димые" изображены одинарной линией) - 4 -
г====T====¬ AX ¦ AH ¦ AH ¦ ¦====+====¦ BX ¦ BH ¦ BL ¦ ¦====+====¦ CX ¦ CH ¦ CL ¦ ¦====+====¦ DX ¦ DH ¦ DL ¦ L====¦====- г=========¬ ¦ SP ¦ ¦=========¦ ¦ BP ¦ ¦=========¦ ¦ SI ¦ ¦=========¦ ----------------T-------------T---------------¬ ¦ DI ¦ ¦Права доступа к¦Базовый адрес¦Размер сегмента¦ L=========- ¦ сегменту CS ¦ сегмента CS ¦ CS ¦ г=========¬ +---------------+-------------+---------------+ ¦ CS ¦ ¦Права доступа к¦Базовый адрес¦Размер сегмента¦ ¦=========¦ ¦ сегменту DS ¦ сегмента DS ¦ DS ¦ ¦ DS ¦ +---------------+-------------+---------------+ ¦=========¦ ¦Права доступа к¦Базовый адрес¦Размер сегмента¦ ¦ SS ¦ ¦ сегменту SS ¦ сегмента SS¦ SS ¦ ¦=========¦ +---------------+-------------+---------------+ ¦ ES ¦ ¦Права доступа к¦Базовый адрес¦Размер сегмента¦ L=========- ¦ сегменту ES ¦ сегмента ES ¦ ES ¦ г=========¬ L---------------+-------------+---------------- ¦ IP ¦ L=========- г=========¬ ¦ F ¦ L=========- г=========¬ ¦ MSW ¦ L=========- г=====================================T=========¬ ¦ Базовый адрес таблицы ¦ GDTR ¦ L=====================================¦=========- г=====================================T=========¬ ¦ Базовый адрес таблицы ¦ IDTR ¦ L=====================================¦=========- --------T-------------------------T-------------¬ г=========¬ ¦ права ¦базовый адрес сегмента с ¦ размер сегм.¦ ¦ LDTR ¦ ¦ ¦локальной дескрипторной ¦ с локальной ¦ L=========- ¦доступа¦ таблицей ¦ таблицей ¦ L-------+-------------------------+-------------- --------T-------------------------T-------------¬ г=========¬ ¦ права ¦ базовый адрес сегмента ¦размер сегм. ¦ ¦ TR ¦ ¦ ¦ состояния текущей ¦с состоянием ¦ L=========- ¦доступа¦ задачи ¦ задачи ¦ L-------+-------------------------+----------
