Регистры - это устройства, выполняющие функции приема, хранения и передачи информации в виде т-разрядного двоичного кода.
Основным классификационным признаком регистров являются способ записи двоичного кода в регистр и его выдача, т.е. различают параллельные, последовательные (сдвигающие) и параллельно-последовательные регистры. Параллельный регистр выполняет операцию записи параллельным кодом. Последовательный регистр осуществляет запись последовательным кодом, начиная с младшего или старшего разряда, путем последовательного сдвига кода тактирующими импульсами. Параллельно-последовательные регистры имеют входы как для параллельной, так и для последовательной записи кода числа. Кроме того, сдвигающие регистры делятся на одно- и двунаправленные (реверсивные). Однонаправленные регистры осуществляют сдвиг кода влево или вправо,а двунаправленные - и влево, и вправо.
Основой построения регистров являются синхронные RS-триггеры или, предпочтительнее, В-триггеры. Принцип построения простейшего параллельного т-разрядного регистра показан на рис. 208.
INCLUDEPICTURE "http://www.tstu.ru/exclusiv/crems/russian/int_mic/images/r208.gif" \* MERGEFORMATINET
В параллельном регистре цифры кода подаются на D-вход соответствующих триггеров. Запись осуществляется при подаче логической единицы на вход С. Код снимается с выходов Q. Параллельные регистры служат только для хранения информации в виде параллельного двоичного кода и для преобразования прямого кода в обратный и наоборот.
Последовательные регистры, помимо хранения информации, способны преобразовывать последовательный код в параллельный и наоборот. При построении последовательных регистров триггеры соединяются последовательно путем подключения выхода Q i-го триггера ко входу D i-го триггера, как это показано на рис. 209.
INCLUDEPICTURE "http://www.tstu.ru/exclusiv/crems/russian/int_mic/images/r209.gif" \* MERGEFORMATINET
В последовательных регистрах принципиально необходимо, чтобы новый сигнал на выходе Q ш-го триггера возникал только после окончания синхросигнала. Для выполнения этого условия в последовательных регистрах необходимо применять двухступенчатые триггеры.
При действии каждого очередного тактового импульса код, содержащийся в регистре, сдвигается на один разряд. Для схемы, приведенной на рис.209, сдвиг кода происходит вправо (в сторону младших разрядов). Действительно, сигнал выхода Q i+1-го триггера действует на вход D i-го триггера, а сигнал выхода Q i-го триггера действует на вход D i-1-го триггера. При действии синхросигнала i-й триггер примет состояние i+1-го, а i-1-й - состояние i-го триггера, т.е., произойдет сдвиг кода вправо на один разряд.
Параллельный двоичный код одновременно снимается с выходов Q триггеров. Для сдвига кода влево необходимо, чтобы сигнал с выхода Q i-1-го триггера подавался на вход Q i-го (старшего) триггера.
Реверсивные регистры должны содержать логические схемы управления, обеспечивающие прохождение сигнала с выхода Q i-го триггера на вход D i-1-го триггера при сдвиге кода вправо и прохождение этого же сигнала на вход D i+1-го при реализации сдвига кода влево. Схема построения реверсивного регистра приведена на рис. 210.
INCLUDEPICTURE "http://www.tstu.ru/exclusiv/crems/russian/int_mic/images/r210.gif" \* MERGEFORMATINET
Направление сдвига кода определяется подачей требуемых сигналов управления на соответствующие входы. Так, в схеме, показанной на рис. 210, при подаче на вход S0 напряжения логической единицы сдвиг кода будет происходить влево (в сторону старших разрядов), поскольку логическая схема управления 2И - 2И - 2ИЛИ будет разрешать прохождение сигналов с выходов Q i-го триггера на вход D i-го триггера, и наоборот, при подаче на вход S1 напряжения логической единицы будет разрешено прохождение сигнала с выхода Q i-го триггера на вход D i1-го триггера - будет реализовываться сдвиг кода вправо (в сторону младших разрядов).
Условно-графическое обозначение параллельного, сдвигового и реверсивного регистров приведено на рис. 211.
INCLUDEPICTURE "http://www.tstu.ru/exclusiv/crems/russian/int_mic/images/r211.gif" \* MERGEFORMATINET
Выводы микросхем, показанных на рис. 211, следующие: D1-DN - входы D-триггеров соответствующих разрядов при записи информации в параллельном коде; Q1-QN - прямые выходы Q-триггеров; С - вход тактовых импульсов; R - вход обнуления; S0,S1 - входы управления направлением сдвига; VR - вход последовательного кода при сдвиге вправо (R - от англ. Right), при сдвиге кода влево применяется обозначение VL - (Left).
Основную массу регистров, применяемых на практике, представляют регистры сдвига, т.к. помимо операции хранения они могут осуществлять преобразование параллельного кода в последовательный и наоборот, прямого кода - в обратный и наоборот, выполнять арифметические и логические операции, временную задержку и деление частоты.
Типы и некоторые параметры регистров, содержащихся в основных сериях применяемых микросхем, приведены в таблице 31.
Таблица 31
INCLUDEPICTURE "http://www.tstu.ru/exclusiv/crems/russian/int_mic/images/t31_1.gif" \* MERGEFORMATINET
INCLUDEPICTURE "http://www.tstu.ru/exclusiv/crems/russian/int_mic/images/t31_2.gif" \* MERGEFORMATINET
INCLUDEPICTURE "http://www.tstu.ru/exclusiv/crems/russian/int_mic/images/t31_3.gif" \* MERGEFORMATINET
INCLUDEPICTURE "http://www.tstu.ru/exclusiv/crems/russian/int_mic/images/t31_4.gif" \* MERGEFORMATINET
INCLUDEPICTURE "http://www.tstu.ru/exclusiv/crems/russian/int_mic/images/t31_5.gif" \* MERGEFORMATINET
Рабочий режим регистра задается уровнем сигнала на входе L. Ввод информации последовательным кодом, а также сдвиг ее вправо производится при L=0. Входная информация подается на вход VR, а тактовые импульсы на вход С1. Сдвиг вправо на один разряд происходит при действии среза тактового импульса. Информация после четырех тактовых импульсов может быть считана с выходов Q1- Q4.
Ввод информации параллельным кодом осуществляется при L=1. Тактовые импульсы подаются на вход С2. По срезу тактового импульса информация со входов D1- D4 переписывается на соответствующие выходы Q1- Q4. Состояние входов VR и С1 при этом не имеет значения.
При L=1 можно реализовать преобразование последовательного кода в параллельный со сдвигом влево. Для этого необходимо соединить выходы Q4,Q3,Q2 со входами D3,D2,D1 соответственно, а информацию вводить в регистр через вход D4. Сдвиг кода влево на один разряд происходит при действии среза каждого тактового импульса, подаваемого на синхровход С2.
Во избежание сбоев в работе регистра смена состояний входа L должна происходить только при С1=С2=0. Кроме того, на информационных входах сигналы должны обновляться до прихода фронта тактового импульса.
Используя универсальный сдвигающий регистр типа ИР1, можно строить многоразрядные регистры, для чего необходимо выход последнего разряда одного универсального регистра подключить к входу VR последующего универсального регистра. Пример построения двенадцатиразрядного сдвигающего регистра приведен на рис. 248.
INCLUDEPICTURE "http://www.tstu.ru/exclusiv/crems/russian/int_mic/images/r248.gif" \* MERGEFORMATINET
Применяя дополнительный внешний инвертор, можно осуществить деление частоты. На рис. 249 приведены примеры построения делителей частоты на 2, 3, 4, 5, 6, 7. При этом сигнал на выходе L=0.
INCLUDEPICTURE "http://www.tstu.ru/exclusiv/crems/russian/int_mic/images/r249.gif" \* MERGEFORMATINET
Импульсы, подлежащие делению по частоте повторения, поступают на вход синхронизации С1, а выходные импульсы снимаются с выхода Q старшего разряда, соединенного через инвертор обратной связи со входом VR.
Микросхема К134ИР2 (рис. 214)
Регистр предназначен для хранения восьмиразрядного слова. Двоичный код записывается последовательно через инверсный вход V. Для считывания кода в первоначальном прямом виде необходимо использовать инверсный выход регистра, для считывания в инверсном виде - прямой. Считывание, как и запись, производится поразрядно с поступлением фронта каждого последующего тактового импульса на
синхровход С. Обнуление регистра организуется за счет подачи напряжения логического 0 на инверсный вход R.
Микросхема 134ИР8, КР134ИР8, 533ИР8, КМ555ИР8, КР1533ИР8 (рис. 215)
Регистр предназначен для хранения восьмиразрядного слова и преобразования последовательного кода в параллельный. Запись последовательного кода поразрядно осуществляется через любой из входов VR по фронту тактового импульса. Считывание параллельного кода производится с выходов Q1-Q8. Последовательный код можно считывать поразрядно с выхода Q8. Обнуление регистра организуется за счет подачи напряжения логического 0 на инверсный вход R.
Микросхема 533ИР9, К555ИР9, КМ555ИР9, КР1533ИР9 (рис. 216)
Регистр предназначен для хранения восьмиразрядного слова и преобразования параллельного кода в последовательный. Входная информация, представленная в параллельном коде на входах D1 - D8, записывается в регистр асинхронно. При этом на инверсном входе L должно действовать напряжение лог.0, а состояния других входов могут быть произвольными. После записи на выходе Q8 появляется сигнал, соответствующий сигналу разряда D8 входного кода. Для сдвига информации вправо на один из синхровходов (С1 или С2) подаются тактовые импульсы, по фронту каждого из которых происходит сдвиг кода на один разряд. Регистр может принимать информацию в последовательном коде, для чего задействуется вход последовательного ввода VR и один из синхровходов. На свободном синхровходе устанавливается напряжение логического 0. На входе L так же устанавливается логический 0. Для получения информации в инверсном виде необходимо для вывода кода задействовать инверсный выход Q8.
Микросхема 533ИР10, К555ИР10, КМ555ИР10, КР1533ИР10 (рис. 217)
Регистр ИР10 отличается от регистра ИР9 наличием синхронного параллельного ввода информации, а также асинхронного обнуления. Для обнуления регистра необходимо на инверсный вход R подать напряжение логического 0. Кроме того, у регистра ИР10 отсутствует инверсный выход Q8.
Микросхема 530ИР12, КР531ИР12 (рис. 219)
Регистр предназначен для хранения четырехразрядного слова, а также преобразования параллельного кода в последовательный и наоборот. Особенностью регистра являются входы J и K, позволяющие принимать информацию в последовательном коде как по одному из них, так и одновременно по обоим при их об`единении. В последнем случае формируется D-вход. Фиксирование и сдвиг данных происходят по фронту тактового импульса. При раздельном управлении входами J и K, ( если J=1, а K=0), по фронту тактового импульса, помимо сдвига информации вправо, на выходе Q1 после сдвига будет присутствовать инверсия его предыдущего состояния. Если же J=0, а K=1, то после сдвига кода состояние разряда Q1 не изменится.
Последовательный ввод кода и его сдвиг производятся при L=1. Запись параллельного кода осуществляется синхронно при L=0 и любых состояниях входов J и K. Во всех режимах работы регистра на инверсном входе R поддерживается уровень логической 1. Для асинхронного обнуления регистра на вход R подается напряжение логического 0.
Микросхема К155ИР15,КМ155ИР15,533ИР15,К555ИР15,КМ555ИР15,КР1533ИР15 (рис.221)
Регистр предназначен для хранения четырехразрядного слова. Особенностью регистра является режим третьего состояния выходов (режим высокоимпедансного состояния Z). Для включения этого режима достаточно на любой из инверсных входов OE (или на оба) подать напряжение логической 1. При включении указанного режима регистр спосоен записывать, хранить и сбрасывать (обнулять) информацию. Для нуления регистра необходимо на вход R подать напряжение логической 1: состояние входов OE, L, С при этом безразлично.
Запись информации в регистр производится синхронно по фронту тактового импульса при действии напряжения логического 0 на обоих инверсных входах управления L. При действии напряжения логической 1 хотя бы на одном из входов L регистр хранит предыдущую информацию. Считывание информации производится асинхронно при действии напряжения логического 0 на обоих входах OE.
Микросхема 533ИР16, К555ИР16, КР1533ИР16 (рис. 222)
Регистр является сдвигающим и предназначен для хранения четырехразрядного слова, а также преобразования параллельного кода в последовательный и наоборот. Кроме этого, в регистре может включаться режим третьего состояния выходов (режим высокоимпедансного состояния Z).
Параллельная запись четырехразрядного кода происходит синхронно по срезу тактового импульса и при действии напряжения логической 1 на входе управления режимом L; состояние входов VR и OE при этом безразлично. В случае последовательной записи на входе L устанавливается напряжение лог.0. Запись и сдвиг кода вправо также совершаются по срезу тактового импульса; состояние входов D и OE при этом безразлично. Выход последовательного кода организуется с выхода Q4.
Режим высокого импеданса вводится при подаче напряжения логического 0 на вход OE.
В регистре можно организовать последовательную запись и сдвиг кода влево, для чего на вход управления режимом L подается напряжение логического 0, а выходы Q4, Q3, Q2 внешне соединяются со входами параллельной записи соответственно D3, D2, D1. Последовательный код подается на вход D4, сдвигается на один разряд влево по срезу тактового импульса и снимается с выхода Q1.
Микросхема 530ИР21, КР531ИР21 (рис. 227)
Регистр представляет собой комбинационное устройство, назначением которого является коммутация поступающего на входы D семиразрядного входного слова таким образом, что на четырех инверсных разрядных выходах Q транслируется входной код со смещением на разряд по каждому тактовому импульсу. Отмеченное иллюстрируется диаграммой состояний, приведенной на рис. 250.
Разрядные инверсные выходы Q1-Q4 - своего рода окно, вдоль которого двигается последовательный семиразрядный код D1-D7. Сдвиг кода в регистре осуществляется генерацией текущего двоичного кода на селекторных входах S0,S1, причем от знака приращения будет меняться и направление сдвига. В целом работа регистра описывается таблицей истинности 32.
INCLUDEPICTURE "http://www.tstu.ru/exclusiv/crems/russian/int_mic/images/r250.gif" \* MERGEFORMATINET
Режим третьего состояния выходов Z ( состояние высокого импеданса) организуется при подаче напряжения логической 1 на инверсный вход OE. Работа регистра при этом блокируется.
Микросхема 533ИР25 (рис. 233)
Регистр предназначен для хранения четырехразрядного слова, а также преобразования параллельного кода в последовательный и наоборот. Регистр позволяет вводить информацию как в параллельном коде по входам D1 - D4, так и в последовательном коде по входу VR со сдвигом кода вправо. Запись производится синхронно по фронту тактового импульса, поступающего на вход C.
В режиме параллельной загрузки на входе L устанавливается напряжение логической 1 при любом состоянии входа VR. В случае последовательного ввода L = логическому 0, а состояние входов D1- D4- безразлично.
Перевод регистра в третье состояние выходов Z (режим высокоимпедансного состояния) может производиться в любом режиме подачей напряжения логической 1 на инверсный вход OE; во всех остальных случаях OE = лог.0. Выход Q4 (11-я ножка микросхемы) предназначен для вы вода последовательного кода старшим разрядом вперед и не имеет высокоимпедансного состояния.
Обнуление регистра производится асинхронно подачей напряжения логического 0 на инверсный вход К. Во всех остальных режимах работы на входе R должно действовать напряжение логической 1.
Регистр предназначен для хранения восьмиразрядного слова, записываемого и считываемого в виде параллельного кода. Ввод данных происходит синхронно по фронту тактового импульса при действии напряжения лог.0 на инверсном входе управления режимом L. Для фиксации данных (режим хранения) на указанном входе необходимо установить напряжение логической 1.
Микросхема КР1533ИР31 (рис. 239)
Регистр предназначен для хранения двадцатичетырехразрядного слова и преобразования последовательного кода в параллельный. Код в регистр вводится синхронно по фронту тактового импульса через вход VR со сдвигом кода вправо.
7.2. Параллельные регистры
Микросхема 530ИР18, КР531ИР18 (рис. 224)
Регистр предназначен для хранения шестиразрядного слова, записываемого и считываемого в виде параллельного кода. Запись кода осуществляется синхронно по фронту тактового импульса и при действии напряжения лог.0 на инверсном входе L. При действии лог.1 на ходе L ввод кода запрещается и действие входных сигналов на выходах Q не отражается.
Микросхема 530ИР19, КР531ИР19 (рис. 225)
Регистр ИР19 отличается от регистра ИР18 лишь количеством разрядов и наличием инверсных выходов наряду с прямыми.
Микросхема 530ИР20, КР531ИР20 (рис. 226)
Регистр представляет собой четырехразрядный двухканальный мультиплексор, управляемый по входу WS. При действии напряжения логического 0 на входе WS по фронту тактового импульса на выходах Q фиксируется информация со входов DA; при действии напряжения логической 1- со входов DB.
Микросхема 530ИР22, КР531ИР22, 533ИР22, К555ИР22, КМ555ИР22б КР1533ИР22 (рис. 228,229)
Регистр предназначен для хранения восьмиразрядного слова, записываемого и считываемого в виде параллельного кода. Запись кода производится асинхронно при действии напряжения логической 1 на входе L. При записи на выходах Q формируется записываемый код. Для перевода регистра в режим хранения необходимо на вход L подать напряжение логического 0. При записи кода и его хранении на входе OE должно действовать напряжение логического 0.
Перевод регистра в третье состояние выходов Z (состояние высокого импеданса) осуществляется подачей напряжения логической1 на инверсный вход OE, при этом состояние всех остальных входов безразлично.
Микросхема 530ИР23, КР531ИР23, 533ИР23, К555ИР23, КМ555ИР23, КР1533ИР23 (рис. 230,231)
В отличие от ИР22 в данном регистре запись кода производится синхронно, по фронту тактового импульса на синхровходе С. В остальном ИР22 и ИР23 одинаковы.
Регистр предназначен для хранения восьмиразрядного слова, записываемого и считываемого в виде параллельного кода. Ввод данных происходит синхронно по фронту тактового импульса при действии напряжения логического 0 на инверсном входе управления режимом L. Для фиксации данных (режим хранения) на указанном входе необходимо установить напряжение логической 1.
Микросхема КР1533ИР33 (рис. 241)
Регистр предназначен для хранения восьмиразрядного слова, записываемого и считываемого в виде параллельного кода.
По принципу функционирования ИР33 повторяет ИР22.
Микросхема КР1533ИР34 (рис. 242)
Микросхема представляет собой два одинаковых четырехразрядных регистра с параллельным вводом и выводом кода и третьим состоянием выходов (состояние высокого импеданса Z).
Регистр ИР34 отличается от ИР33(ИР22) разрядностью и наличием входа асинхронного обнуления. При записи информации в регистр на соответствующем инверсном входе R должно действовать напряжение логической 1, при обнулении регистра - логического 0.
Микросхема 533ИР35,К555ИР35,КР1533ИР35 (рис 243, 344)
Регистр предназначен для хранения восьмиразрядного слова. Ввод данных осуществляется синхронно по срезу тактового импульса, поступающего на синхровход С. Обнуляется регистр асинхронно посредством подачи напряжения логического 0 на инверсный вход R.
Микросхема КР1533ИР37 (рис. 245)
Регистр предназначен для хранения восьмиразрядного слова. Параллельная запись информации производится синхронно по фронту тактового импульса, действующего на синхровходе С. Информация в регистре фиксируется независимо от состояния инверсного входа OE.
При действии напряжения логической 1 на указанном входе регистр вводится в режим высокоимпедансного состояния выходов (Я) и трансляция данных на выход невозможна.
Микросхема КР1533ИР38 (рис. 246)
Микросхема представляет собой два одинаковых четырехразрядных регистра с параллельным вводом и выводом кода и третьим состоянием выходов (состояние высокого импеданса Z).
Регистр ИР38 отличается от ИР37 лишь разрядностью и наличием входа асинхронного обнуления, которое происходит при подаче напряжения логического 0 на инверсный вход R. В остальных режимах на указанном входе должно действовать напряжение логической 1.
7.3 Реверсивные регистры
Микросхема 530ИР11, КР531ИР11, 533ИР11, КМ555ИР11 (рис. 218)
Реверсивный регистр ИР11 реализует четыре режима работы, а именно: хранение четырехразрядного кода, сдвиг кода влево, сдвиг кода вправо, параллельный ввод и вывод кода. Режимы работы задаются двухразрядным кодом, подаваемым на входы управления S0,S1. Режимы работы регистра при определенных значениях сигналов на входах S0,S1 обозначены в таблице 33.
INCLUDEPICTURE "http://www.tstu.ru/exclusiv/crems/russian/int_mic/images/t33.gif" \* MERGEFORMATINET
Параллельный ввод информации со входов D1-D4 происходит по фронту тактового импульса на входе С. При этом на инверсный вход R должен быть подан логический 0, а состояния входов VR и VL - произвольные.
Сдвиг информации, поступающей в виде последовательного кода на вход VR и VL, также совершается под действием фронтов тактовых импульсов. Состояния входов D, а также одного из VR или VL (в зависимости от направления сдвига), могут быть произвольными.
Микросхема 133ИР13, К155ИР13, КР1533ИР13 (рис. 220)
Реверсивный регистр ИР13 реализует четыре режима работы, а именно: хранение восьмиразрядного кода, сдвиг кода влево, сдвиг кода вправо, параллельный ввод и вывод кода. Режимы работы задаются двухразрядным кодом, подаваемым на входы управления S0,S1. Режимы работы регистра при определенных значениях сигналов на входах S0,S1 обозначены в таблице 34.
INCLUDEPICTURE "http://www.tstu.ru/exclusiv/crems/russian/int_mic/images/t34.gif" \* MERGEFORMATINET
Параллельный ввод информации со входов D1-D8 происходит синхронно по фронту тактового импульса на входе C. При этом на инверсный вход R должен быть подан логический 0, а состояния входов VR и VL - произвольные.
Сдвиг информации, поступающей в виде последовательного кода на вход VR или VL, также совершается под действием фронтов тактовых импульсов. Состояния входов В,а также одного из VR или VL (в зависимости от направления сдвига), могут быть произвольными.
Микросхема 530ИР24, КР531ИР24, КР1533ИР24 (Рис. 232)
Регистр предназначен для хранения восьмиразрядного слова, а также преобразования параллельного кода в последовательный и наоборот. Регистр функционирует в следующих синхронных режимах: параллельный ввод кода, последовательный ввод кода со сдвигом вправо, последовательный ввод кода со сдвигом влево. Задает режим двухразрядный код, действующий на входах S1,S0 (см. таблицу 35).
INCLUDEPICTURE "http://www.tstu.ru/exclusiv/crems/russian/int_mic/images/t35.gif" \* MERGEFORMATINET
Особенностью регистра является двунаправленная восьми OE и S; этим же задается режим третьего состояния выходов Z (режим высокоимпедансного состояния). Состояния шины в зависимости от состояний указанных входов приведены в таблице 36.
INCLUDEPICTURE "http://www.tstu.ru/exclusiv/crems/russian/int_mic/images/t36.gif" \* MERGEFORMATINET
Фиксация и сдвиг кода происходят по фронтуимпульса, поступающего на вход C, при этом на инверсном входе R должно действовать напряжение логической 1. Сброс регистра в нулевое состояние производится асинхроно подачей на инверсный вход R напряжения логического 0. В режие хранения (S1 = S0 = логическому 0) запись, сдвиг кода и обнуление регистра невозможны. При включении режима высокого импеданса (OE1 = логической 1; состояние входов OE2, S1, S2 - безразлично) можно производить параллельную запись кода, сдвиг вправо или влево, хранение информации и обнуление регистра.
Дополнительные выходы Q1 и Q8 предназначены для считывания последовательного кода при сдвиге его вправо или влево. При сдвиге кода влево с выхода Q1 считывается последовательный код младшим разрядом вперед; при сдвиге кода вправо с выхода Q8 считывается последовательный код старшим разрядом вперед.
Микросхема 533ИР29, КР1533ИР29 (рис. 236,237)
Регистр предназначен для хранения восьмиразрядного слова, преобразования последовательного кода в параллельный и наоборот.
Регистр ИР29 отличается от регистра ИР24 лишь наличием режима синхронного обнуления. Очистка регистра наступает при действии напряжения логического 0 на инверсном входе R по фронту тактового импульса, поступающего на синхровход С.
7.4. Регистры специального назначения
Микросхема 133ИР17, К155ИР17 (рис. 223)
Регистр предназначен для построения АЦП, действующих согласно алгоритму последовательного приближения, и может быть использован с двенадцатиразрядным ЦАП. Запуск регистра осуществляют подачей кратковременного отрицательного импульса на инверсный стартовый вход ST. При этом на старшем разрядном выходе Q12 формируется напряжение логического 0, а на всех остальных выходах - логической 1, что является началом поразрядного уравновешивания. На информационный вход D1 поступают сигналы сравнения, которые синхронизируются фронтом тактовых импульсов, поступающих на синхровход С. По завершении преобразования на выходе QCC появляется напряжение логического 0, что может быть использовано для повторного запуска регистра.
Инверсный вход E является входом разрешения преобразования, для чего на этот вход необходимо подать напряжение логического 0. Для непрерывного преобразования выход QСС внешне замыкают с инверсным стартовым входом ST. Выход D0 служит для последовательного вывода данных.
Микросхема 533ИР26, К555ИР26, КМ555ИР26, КР1533ИР26 (рис. 234)
Микросхема представляет собой регистровый файл на четыре четырехразрядных слова (4ч4), что обеспечивает раздельное декодирование и адресацию четырех слов как при записи, так и при считывании информации, т.е. обеспечивается возможность записывать данные по одному адресу и считывать по другому.
Регистровый файл имеет четыре информационных входа D1-D4, используемые для записи четырехразрядных слов. Управление по различным адресам записи и считывания производится подачей двухразрядного кода на входы управления записью AW и управления считыванием AR. Кроме того, режимы записи и считывания задают подачей сигналов управления на соответствующие инверсные входы WR и RD. Режимы записи и считывания иллюстрируются таблицей 37, где в последнем столбце указаны номера регистров, к которым происходит обращение.
При записи в отмеченный в таблице регистр входов D1-D4 заносится четырехразрядное слово; при считывании содержимое вызванного регистра передается на выходную шину Q1-Q4. При действии напряжения лог.1 на входе WR в регистровом файле сохраняется предыдущая
INCLUDEPICTURE "http://www.tstu.ru/exclusiv/crems/russian/int_mic/images/t37.gif" \* MERGEFORMATINET
информация (режим хранения), а при действии напряжения логической 1 на входе RD выходы микросхемы переводятся в третье состояние Z (состояние высокого импеданса).
Микросхема 533ИР30, К555ИР30, КР1533ИР30 (рис. 238)
Микросхема представляет собой регистр хранения, способный выступать в качестве дешифратора трехразрядного двоичного кода (дешифрация 3 на 8) и демультиплексора на восемь каналов (1 на 8).
В режиме адресации (режим демультиплексора) данные со входа V записываются в адресуемый триггер регистра и передаются на выход. Остальные триггеры регистра хранят предыдущую информацию. Адрес триггера определяется трехразрядным двоичным кодом, подаваемым на адресные входы A1, A2, A3 (смотри таблицу 38).
В режиме дешифрации дешифрируемый трехразрядный двоичный код подается на входы A1, A2, A3; сигналом истинности будет являться логическая 1, подаваемая на вход М, и сниматься сигнал будет с выхода триггера соответствующего разряда (предварительно регистр должен быть обнулен). Режимы работы регистра в зависимости от состояний входов E и R приведены в таблице 39.
При изменении напряжения на адресных входах на инверсном входе E должно удерживаться напряжение логической 1.
INCLUDEPICTURE "http://www.tstu.ru/exclusiv/crems/russian/int_mic/images/t38-39.gif" \* MERGEFORMATINET
Микросхема К155ИР32, 533ИР32, КМ555ИР32, КР1533ИР32 (рис. 240)
Микросхема представляет собой регистровый файл на четыре четырехразрядных слова (4ч4), что обеспечивает раздельное декодирование и адресацию четырех слов как при записи, так и при считывании информации, т.е. обеспечивается возможность записывать данные по одному адресу и считывать по другому.
Регистровый файл ИР32 отличается от регистрового файла ИР26 отсутствием высокого импеданса выходов, которые в данном случае построены по схеме с открытым коллектором. Функционирование ИР32 аналогично ИР26, за тем исключением, что в режиме чтения при действии на инверсном входе RD напряжения логической 1 на выходах Q1-Q4 устанавливается напряжение логической 1.
Микросхема КР1533ИР39 (рис. 247)
Микросхема представляет собой регистровую память с организацией накопителя 164 бит, с одним четырехразрядным каналом записи и тремя независимыми четырехразрядными каналами считывания данных. Микросхема ИР39 предназначена для использования в качестве сверхоперативного запоминающего устройства в микропроцессорных системах.
Микросхема обеспечивает запись информации в любом из 16 четырехразрядных регистров с канала входных данных DI по адресу, задаваемому дешифратором записи ЦК. Тактирование записи происходит по срезу тактового импульса, поступающего на синхровход С. Хранящаяся в регистрах накопителя информация может быть считана по трем независимым адресам DA, DB, DС в три четырехразрядных канала QA,QB,QC.
Кроме реализации режима "запись в накопителе - чтение", возможна реализация для каналов DA, DB варианта прохождения информации через микросхему, минуя регистры накопителя. При данном режиме работы входные данные каналов DA и DB непосредственно поступают на выходные каскады каналов считывания QA и QB. Управление режимом работы следующее: чтение из накопителя или передача, минуя регистры накопителя, осуществляется отдельными входами управления OA и OB,
как показано в таблице переходов 40.
Наличие третьего состояния выходов (состояние высокого импеданса Z) позволяет использовать микросхему для работы на общие с другими устройствами шины. Управление третьим состоянием выходов осуществляется с инверсных входов EA, EB, EC для каналов QA, QB и QC в соответствии с таблицей истинности 41.
INCLUDEPICTURE "http://www.tstu.ru/exclusiv/crems/russian/int_mic/images/t40.gif" \* MERGEFORMATINET
INCLUDEPICTURE "http://www.tstu.ru/exclusiv/crems/russian/int_mic/images/t41.gif" \* MERGEFORMATINET
