Магистральные приемопередающие формирователи предназначены для согласования входов - выходов цифровых устройств в узлах передачи данных. Указанные устройства также носят название "шинные драйверы".
Различают однонаправленные и двунаправленные шинные драйверы (в маркировке микросхем это не отражается). В однонаправленных шинных драйверах данные передаются в одном направлении, т. е. определенные выводы микросхемы являются входными и определенные - выходными. В двунаправленных драйверах одни и те же выходы могут быть как входными, так и выходными. Помимо этого, шинные драйверы могут иметь третье состояние выходов (состояние высокого импеданса Z) и открытый коллекторный выход (ОК).
В маркировке микросхем шинные драйверы обозначаются буквами АП или ИП. Типы и некоторые параметры шинных драйверов, содержащихся в основных сериях применяемых микросхем, приведены в таблице 53.
INCLUDEPICTURE "http://www.tstu.ru/exclusiv/crems/russian/int_mic/images/t53.gif" \* MERGEFORMATINET
Условные обозначения шинных драйверов, приведенных в таблице 53, показаны на рисунках 287 - 299.
INCLUDEPICTURE "http://www.tstu.ru/exclusiv/crems/russian/int_mic/images/r287-290.gif" \* MERGEFORMATINET
INCLUDEPICTURE "http://www.tstu.ru/exclusiv/crems/russian/int_mic/images/r291-294.gif" \* MERGEFORMATINET
INCLUDEPICTURE "http://www.tstu.ru/exclusiv/crems/russian/int_mic/images/r295-297.gif" \* MERGEFORMATINET
INCLUDEPICTURE "http://www.tstu.ru/exclusiv/crems/russian/int_mic/images/r298-299.gif" \* MERGEFORMATINET
Микросхема 530АП2, КР531АП2 (рис. 287)
Микросхема содержит два одинаковых независимых шинных драйвера, способных передавать без инверсии четырехразрядный двоичный код.
Передача данных может организовываться в двух направлениях, а именно: DI -> DB и DB -> DO. Разрешение передачи данных в заданном направлении определяется состоянием управляющих инверсных входов EB и EO.
Функционирование микросхемы задается в соответствии с таблицей режимов 54.
INCLUDEPICTURE "http://www.tstu.ru/exclusiv/crems/russian/int_mic/images/t54.gif" \* MERGEFORMATINET
Микросхема 530АП3, КР531АП3, 533АП3, КМ555АП5, КР1533АП3 (рис. 288)
Микросхема содержит два одинаковых независимых инвертирующих шинных драйвера, способных передавать с выполнением операции инверсии четырехразрядный двоичный код.
Для организации режима передачи сигналов на инверсный вход управления У необходимо подавать напряжение логического 0. При подаче на этот вход напряжения логической 1 выходы микросхемы переходят в режим высокого импеданса (Z) и трансляция данных на выходах невозможна.
Микросхема 530АП4, КР531АП4, 533АП4, КМ555АП4, КР1533АП4 (рис. 289)
Микросхема содержит два одинаковых независимых шинных драйвера, способных передавать без инверсии четырехразрядный двоичный код.
Управление верхней частью схемы одинаково с управлением микросхемы АП3. Для нижней части схемы режим передачи данных реализуется при подаче на прямой вход управления E напряжения логической
1. При подаче на этот вход напряжения логического 0 выходы микросхемы переходят в режим высокого импеданса (Z) и трансляция данных на выходах невозможна.
Микросхема 533АП5, КМ555АП5, КР1533АП5 (рис. 290)
Микросхема содержит два одинаковых независимых шинных драйвера, способных передавать без инверсии четырехразрядный двоичный код. Управление микросхемой аналогично управлению микросхемой АП3.
Микросхема 533АП6, КМ555АП6, КР1533АП6 (рис. 291)
Микросхема представляет собой двунаправленный шинный драйвер, способный передавать без инверсии параллельный восьмиразрядный двоичный код.
Направление передачи данных определяется состоянием управляющих входов: прямого T и инверсного E. Функционирование микросхемы задается в соответствии с таблицей режимов 55.
INCLUDEPICTURE "http://www.tstu.ru/exclusiv/crems/russian/int_mic/images/t55.gif" \* MERGEFORMATINET
Микросхема КР1533АП9 (рис. 292)
Микросхема представляет собой двунаправленный инвертирующий шинный драйвер, способный передавать с инверсией параллельный восьмиразрядный двоичный код.
Управление микросхемой АП9 одинаково с управлением микросхемой АП6.
Микросхема КР1533АП14 (рис. 293)
Микросхема представляет собой однонаправленный шинный драйвер, способный передавать без инверсии параллельный восьмиразрядный двоичный код.
Управление микросхемой поясняется таблицей истинности 56.
INCLUDEPICTURE "http://www.tstu.ru/exclusiv/crems/russian/int_mic/images/t56.gif" \* MERGEFORMATINET
Микросхема КР1533АП15 (рис. 294)
Микросхема представляет собой однонаправленный инвертирующий шинный драйвер, способный передавать с инверсией параллельный восьмиразрядный двоичный код.
Управление микросхемой поясняется таблицей истинности 57.
INCLUDEPICTURE "http://www.tstu.ru/exclusiv/crems/russian/int_mic/images/t57.gif" \* MERGEFORMATINET
Микросхема КР1533АП16 (рис. 295)
Микросхема представляет собой двунаправленный инвертирующий шинный драйвер, способный передавать с инверсией параллельный восьмиразрядный двоичный код.
Особенностью микросхемы является то, что вход выход DB в режиме входа инвертирующим не является. Направление передачи данных определяется состоянием управляющих входов: прямого T и инверсного E. Функционирование микросхемы задается в соответствии с таблицей режимов 58.
INCLUDEPICTURE "http://www.tstu.ru/exclusiv/crems/russian/int_mic/images/t58.gif" \* MERGEFORMATINET
Микросхема 533ИП6, КМ555ИП6, КР1533ИП6 (рис. 296)
Микросхема представляет собой двунаправленный инвертирующий шинный драйвер, способный передавать с инверсией параллельный четырехразрядный двоичный код.
Направление передачи данных определяется состоянием управляющих входов OE: прямого A и инверсного B. Функционирование микросхемы задается в соответствии с таблицей режимов 59.
INCLUDEPICTURE "http://www.tstu.ru/exclusiv/crems/russian/int_mic/images/t59.gif" \* MERGEFORMATINET
Микросхема 533ИП7, КМ555ИП7, КР1533ИП7 (рис. 297)
Микросхема представляет собой двунаправленный шинный драйвер, способный передавать без инверсии параллельный четырехразрядный двоичный код.
Направление передачи данных определяется состоянием управляющих входов OE: прямого A и инверсного B. Функционирование микросхемы задается в соответствии с таблицей режимов 60.
INCLUDEPICTURE "http://www.tstu.ru/exclusiv/crems/russian/int_mic/images/t60.gif" \* MERGEFORMATINET
Микросхема 533ИП12 (рис. 298)
Микросхема представляет собой четырехразрядный шинный драйвер с комбинированной передачей данных, т. е. информация может передаваться в направлениях DI ->DO,DB, а также DB -> DO.
Режимы работы микросхемы определяются состоянием инверсных входов управления EB и EO, и в соответствии с таблицей режимов 61.
INCLUDEPICTURE "http://www.tstu.ru/exclusiv/crems/russian/int_mic/images/t61.gif" \* MERGEFORMATINET
Микросхема 533ИП13 (рис. 299)
Микросхема представляет собой четырехразрядный инвертирующий шинный драйвер с комбинированной передачей данных, т. е. информация может передаваться в направлениях DI ->DO,DB, а также DB -> DO.
Особенностью микросхемы является то, что вход.выход DB в режиме входа инвертирующим не является.
Режимы работы микросхемы определяются состоянием инверсных входов управления EB и EO, и в соответствии с таблицей режимов 62.
