|
Процессор К1810ВМ89
Общие сведения и технические характеристики специализированного процессора
вводаа-вывода К1810ВМ89
Микросхема К1810ВМ89 представляет собой однокристальный 20-битовый
специализированныйпроцессор ввода — вывода (СПВБ), выполненный по высо-
кокачественной n-МОП-технологии [4, 5, 15]. Кристалл микросхемы размером 5,5*5,5 мм
потребляет мощность не более 2.5Вт от источника питания напряжением +5 В. Схема
выпускается в 40-выводном корпусе. Синхронизуетсяоднофазными импульсами с
частотой повторения 1—5 МГц от внешнего тактового генератора.
Процессор К1810ВМ89 (обозначаемый далее для краткости ВМ89) используется совместно
с центральным процессоромВМ86\ВМ88, а также К580ВМ80. Он предназначен для
повышения производительности систем на базе МПК К1810 благодаря освобождению
ЦПот управления вводом — выводом и осуществлению высокоскоростных пересылок с
прямым доступам в память (ПДП пересылок). Косновным функциям СПВБ ВМ89
относятся инициализация и управление контроллерами внешних устройств, обеспечение
гибких иуниверсальных пересылок с ПДП. Процессор может работать параллельно с ЦП
одновременно по двум каналам ввода — вывода, каждый из которых
обеспечиваетскорость передачи информации до 1,25 Мбайт/с при стандартной тактовой
частоте 5 МГц. Организация связи СПВВ с центральным процессором через память
повышаетгибкость взаимодействия и облегчает создание модульного программного
обеспечения, что повышает надежность разрабатываемых схем.
Процессор ВМ89 имеет два идентичных канала ввода — вывода, каждый из
которыхсодержит 5 20-битовых, 4 16-битовых и один 4-битовый регистр. Взаимодействие
каналов при параллельной работеосуществляется под управлением встроеннойлогики
приоритетов. Процессор обеспечивает 16-битовую шину данных для связи с ОЗУ и
портами В\В. Шина адреса имеет 20 линий, что позволяет непосредственноадресоваться к
памяти емкостью до 1 Мбайт. Для экономии числа выводов БИС младшие 16 адресных
линий мультиплексированы во времени с линиями данных исоставляют единую
локальную шину адреса/данных. Четыре старшие адресные линии аналогично
мультиплексированы слиниями состояния СПВБ. Чтобы сигналы этих линий можно было
использовать в МПС, ихобязательно демультиплексируют, либо с помощью тех же
внешних схем, которые используются ЦП (в местной конфигурации), либо с помощью
независимых схем (вудаленной конфигурации).
Система команд СПВВ ВМ89 содержит 53 мнемокода, причем возможности и набор
команд оптимизированыспециально для гибкой, эффективной и быстрой обработки
данных при вводе — выводе. СПВБ позволяет сопрягать 16- и 8-битовые шины и
периферийныеустройства. При использовании ВМ89 в удаленном режиме пользователь
программно может определить различные функции шины СПВБ, легко сопрягая ее со
стандартнойшиной Multibus.
Предельно допустимые условия эксплуатации БИС К1810ВМ89: температура
окружающей среды 0...70 °С, напряжение на любом выводе относительно корпуса-0.3
...+7В. Основные хар-ки по постоянному току при- ведены в табл. 1
Назначение выводов БИС К1810ВМ89
Параметр
Значение параметра
Условия
Условия
измерения
min
мах
Напряжение "0" на входе, В
-0,5
+0,8
Напряхение "1" на входе, В
2,0
6,0
Напряжение "0" на выходе, В
-
0,45
I=2,0 мА
Напряжение "1" на выходе, В
2,4
I=-0.4 мА
Ток источника питания, мА
-
350
Т=25 С
Ток утечки на входах, мкА
-
±10
Uвх=5 В
Ток утечки на выходах, мкА
-
±10
0,45?U вых?5 В
Напряжение "0" на входе тактовой
частоты, В
-0,5
+0,6
Напряжение "1" на входе тактовой
частоты, В
3,6
6,0
Емкость входа (для всех вы- водов,
кроме ADO - AD15, RQ/GT), пф
-
F=1MГц
Емкость входа/выхода ADO -
AD15, RQ/GT. пф
-
F=1MГц
AD15-AD0 - входы \ выходы для формирования адресов и передачи данных. Функции этих
линий задаютсясигналами состояния до S2, SI, SO. Линии находятся в высокоомном
состоянии после общего сброса, и тогда, когда шина неиспользуется. Линии AD15—AD8
формируют стабильные (не мультиплексированные) сигналы припересылках на 8-битовую
физическую шину данных и мультиплексируются с данными при пересылках на 16-
битовую физическую шину данных (таб 1).
A19/S6, A18/S5, A17/S4, A16/S3 - выходы для формирования четырех старших разрядов
адресов и сигналов состояний. Сигналыадресов формируются в течение первой части
цикла шины (Т1), в остальной части цикла активны сигналысостояний, которые
кодируются так: S6=S5=1 - означает ПДП-пересылку;S4=0, что означает ПДП-пересылку;
S4=l— циклшины без ПДП; S3=0—работает канал 1; S3=l—работает канал2. После такого
сброса при отсутствии обращений к шине эти линии находятся в высокоомном состоянии.
ВНЕ - выходной сигнал разрешения старшего байта шины данных. Сигнал низкого
(активного) уровня формируется процессором,когда байт должен передаваться по старшим
линиям D15 — D8. После общего сброса и. при отсутствии обращений к шине этот выход
находится в высокоомномсостоянии. Сигнал ВНЕ (в отличие от аналогичного сигнала
процессоров ВМ86 и ВМ87) может не фиксироваться в фиксаторе адреса, так как он
немультиплексирован с другим сигналом.
S2-S0 - выходы для кодирования стояния ВМ89, определяющие действия процессора в
каждом циклеработы с шиной. Они кодируются следующим образом: S2S1S0=000—
выборка команды из адресного пространства ввода— вывода; 001-чтение данных из
адресного пространства ввода—вывода; 010—запись данных в адресное пространство
ввода-вывода; 100-выборка команды из системногопространства адресов; 101-чтение
данных из системного пространства адресов; 101 — чтение данных из системного
пространства адресов; 110-зщапись данных всистемное пространство адресов; 111 —
пассивное состояние. Код 01l—не используется. С помощью этих сигналов
контроллершины и арбитр шины формируют команды управления памятью и
устройствами ввода-вывода. Сигналы формируются в такте Т4 предыдущего цикла,
определяяначало нового цикла. По окончании цикла шины в такте Т3 или ТW сигналы
возвращаются в пассивное состояние. Послеобщего сброса и при отсутствии обращений к
шине выходы S2, SI, SO находятся в высокоомном состоянии.
READY — входной сигнал готовности, поступающий от адресуемого устройства, которое
оповещает СПВБ о том, что оно готово кпересылке данных. Сигнал синхронизируется в
тактовом генераторе К1810ГФ84.
LOCK — выходной сигнал монополизации (блокировки) системной шины. Используется
в многопроцессорных системах и подается наодноименный вход арбитра шины
К1810ВБ89, запрещая доступ к системной шине другим процессорам. Сигнал формируется
установкой соответствующего разрядарегистра управления канала либо командой TSL.
После общего сброса и при отсутствии обращений кшине выход LOCK находится в
высокоомном состоянии.
RESET — входной сигнал общего сброса (начальной установки) останавливает любые
действия СПВБ и переводит его в пассивное состояние дополучения сигнала запроса
готовности канала.
CLK — вход для подачи импульсов синхронизации от генератора тактовых К1810ГФ84.
СА — входной сигнал запроса готовности канала. Используется центральным
процессором дляинициализации СПВВ и определения задания каналам. По срезу сигнала
СА опрашивается состояние входа SEL.
SEL – входной сигнал, который по первому (после общего сброса) сигналу СА определяет
статус (ведущий/ведомый) СПВБ и запускаетпоследовательность инициализации. При
поступлении последующих сигналов СА сигнал SEL определяет номер канала (1 или 2),
которомупредназначено сообщение от ЦП.
DRQ1, DRQ2 – входы запросов прямого доступа к памяти от внешнихустройств. Сигналы
на этих входах сигнализируют СПВВ, что внешнее устройство готово к обмену данными с
использованием канала 1 или 2 соответственно.
RQ/GT — входной/выходной сигнал запроса/предоставления шины,по которому
осуществляется диалог, необходимый для арбитража шины между СПВВ и ЦП в местной
конфигурации или между двумя СПВВ в удалённой конфигурации.
SINTR1, SINTR2 – выходные сигналы запросов прерываний от каналов 1 и2
соответственно. Обычно они передаются на вход ЦП через контроллер прерываний
К1810ВН59А. Используются длясигнализации о том, что произошли задаваемые
пользователем (программистом) события.
ЕХТ1, ЕХТ2 — входы сигналов внешнего окончания прямого доступа для каналов 1 и 2
соответственно. Они вызывают окончание текущей ПДП- пересылки вканале, который
запрограммирован для анализа окончания ПДП по внешнему сигналу.
Структура СПВБ
Внутренняя структура СПВВ подчинена его основному назначению - выполнять
пересылки данных без непосредственноговмешательства ЦП, который связывается с СПВБ
только для инициализации и выдачи задания на обработку. В обоих случаях ЦП
предварительно готовит необходимоесообщение в памяти и затем с помощью сигнала
запроса готовности канала активизирует СПВБ ВМ89 на выполнение действий,
определенных в сообщении. С этого моментаСПВВ работает независимо от ЦП. В
процессе выполнения задания или по его завершении СПВБ может связаться с ЦП с
помощью сигнала запроса прерывания.
Процессор может обращаться к памяти и устройствам ввода — вывода (УВВ),
размещенным в системном пространстве адресовемкостью 1 Мбайт или в пространство
ввода – вывода ёмкостью 64 Кбайт (рис 4.2). Хотя СПВВ располагает только одной
физической шиной данных, удобно полагать,что в системное пространство он обращается
по системной шине (СШ) данных,
а в
пр
ост
ран
ств
е
вво
да
—
вы
вод
а
по
ши
не
вво
да
—
вы
вод
а
(Ш
ВВ
)
дан
ны
х.
Раз
ли-
чие
ме
жд
у
эти
ми
дву
мя
ши
на
ми
сос
тои
т в
то
м,
что
С
Ш
упр
авл
яет
сиг
нал
ам
и
чте
ни
я и
зап
ис
и в
па
мят
ь, а
Ш
ВВ
—
сиг
на-
ла
ми
чте
ни
я
(вв
ода
) и
зап
ис
и
(вы
вод
а) в
УВ
В.
Так
им
обр
азо
м,
уст
ро
йст
во
вво
да
–
вы
вод
а,
раз
ме
ще
нн
ые
в
сис
тем
но
м
пр
ост
ран
ств
е,
ока
зы
ва
ют
ся
ото
бра
же
нн
ым
и
на
па
мят
ь
(ре
аги
ру
ют
на
20–
бит
ов
ые
адр
еса
,
зак
реп
лён
ны
е за
ни
ми
по
ко
ма
нда
м
чте
ни
я и
зап
ис
и в
па
мят
ь),
а
па
мят
ь,
раз
ме
ще
нн
ая
в
пр
ост
ран
ств
е
вво
да
—
вы
вод
а,
—
ото
бра
жё
нн
ой
на
УВ
В
(ад
рес
уем
ой
16
-
бит
ов
ым
и
адр
еса
ми
и
реа
гир
ую
щи
й
на
ко
ма
нд
ы
чте
ни
я и
зап
ис
и в
УВ
В).
Ри
с. 2
Дв
а
пр
ос
тр
анс
тв
а
адр
есо
в
пр
оце
ссо
ров
вво
да-
вы
вод
а.
Ук
аза
нн
ые
ши
ны
фу
нк
ци
он
иру
ют
по
-
раз
но
му,
в
зав
ис
им
ост
и
от
кон
фиг
ура
ци
и,
в
кот
оро
й
ис
по
льз
ует
ся
СП
ВВ.
В
мес
тно
й
кон
фиг
ура
ци
и
(ри
с. 3
)
СП
ВВ
ис
по
льз
ует
С
Ш
и
Ш
ВВ
сов
мес
тно
с
це
нтр
аль
ны
м
пр
оце
ссо
ро
м.
Ар
бит
ра
ж
по
пре
дос
тав
лен
ию
ши
ны
кон
кре
тно
му
пр
оце
ссо
ру
осу
ще
ств
ляе
тся
сиг
нал
ом
зап
рос
а/п
ред
ост
авл
ен
ия
RQ
/GT
. В
уда
лен
но
й
кон
фиг
ура
ци
и,
пр
ост
ей
ши
й
вар
иа
нт
кот
оро
й
изо
бра
же
н
на
рис
.
3,б,
СП
В
В
без
раз
дел
ьно
ис
по
льз
ует
Ш
ВВ,
она
явл
яет
ся
её
лок
аль
но
й
ши
но
й.
До
сту
п к
С
Ш
обе
спе
чи
вае
тся
кон
кре
тно
му
пр
оце
ссо
ру
пут
ем
арб
итр
аж
а с
пр
ив
леч
ен
ие
м
арб
итр
а
ши
н
К1
810
ВБ
89
.
Рис 3. Использование СШ и ШВВ в местной (а) и удалённой (б) конфигурации
Структура процессора ввода — вывода (рис 4) включает несколько функциональных
узлов, соединённых 20-битовой внутренней шиной дляполучения максимальной скорости
внутренних пересылок. (В отличие от 16-битовой внешней шины по внутренней шине
осуществляются пересылки как 16-, так и 20-битовых значений адресов и данных.)
Общее устройство управления (УУ) координирует работу функциональных узлов
процессора. Все операции (выполнениекоманд, циклы пересылки с ПДП, ответы на
запрос готовности канала и др.), выполняемые СПВВ, распадаются на
последовательностиэлементарных действий, которые называются внутренними циклами.
Цикл шины, например, составляет один внутренний цикл; выполнениекоманды может
потребовать нескольких внутренних циклов. Всего насчитывается 23 различных типа
внутренних циклов, каждый из которых занимает от двух до восьмитактов CLK (без учета
возможных состояний ожидания и времени наарбитраж шин). Общее УУ указывает для
каждой операции, какой функциональный узел будет выполнять очередной внутренний
цикл. Например, когда оба каналаактивны, общее УУ определяет, какой канал имеет более
высокий приоритет, либо, если их приоритеты равны, осуществляет управление
попеременной работой каналов.Кроме того, общее УУ осуществляет начальную
инициализацию процессора, для чего используется программно недоступный регистр ССР
— указатель блока параметров.
Рис 4. Укрупненная структурная схема СПВБ ВН69
Арифметическое логическое устройство (АЛУ) может выполнять беззнаковые
арифметические операции над 8- и 16-битовыми двоичнымичислами, включающими
сложение, инкремент и декремент. Результатом арифметических операций может быть 20 -
битовое число. Логические операции,включая И, ИЛИ, НЕ, могут выполняться над 8- и 16-
битовыми операндами.
Регистры сборки — разборки участвует при передаче всех данных, поступающих
впроцессор. Когда разрядность источника и приемника данных различаются, процессор
использует эти регистры для обеспечения максимальной скоростипередачи. Например,
при пересылке с ПДП из 8- битового УВВ в 16-битовую память процессор затрачивает два
цикла шины на прием двух последовательных байтов,«собирает» их в одно 16-битовое
слово и передает его в память за один цикл шины. При передаче 16- битовых данных 8-
битовому приемнику осуществляется егопредварительная «разборка» на байты. Таким
образом, наличие регистров сборки/разборки экономит циклы шины.
Очередь команд используется для повышения производительности процессорапри
выборке их из памяти. Во время выполнения программы каналом команды выбираются из
памяти словами, размещёнными по чётному адресу
Рис. 5. Выборка команд с использованием очереди
младшего байта. На одну такую выборку затрачивается один цикл шины. Этот процесс
показан на рис. 5.Если последний байт текущей команды Х приходится на чётный адрес,
то следующий байт за ним байт из нечётного адреса (он является первым байтом команды
Y) извлечённого слова в очереди. Когда канал начинаетвыполнять команду Y, этот байт из
очереди извлекается значительно быстрее, чем из памяти. Таким образом, очередь команд
размерностью всего один байт позволяетпроцессору при выборке команд всегда читать
слова, что снижает загрузку шины, увеличивая ее пропускную способность и
производительность СПВБ.
В двух исключительных случаях при извлечении команд процессор читает из памяти
байты, а не слова. Во-первых,когда команда передачи управления (например, JMP, JNZ,
CALL) указывает на нечётный адрес, по которому размещенакоманда, требующая
исполнения. В этом случае первый байт команды извлекается отдельно. Во-вторых, когда
встречается 6-байтовая команда LPDI, которая извлекается в следующем порядке: байт —
слово — байт — байт — байт, и очередь не используется. Когда используется 8-битовая
шина для передачи команд процессору, читаются только байты, аочередь не используется
и каждая выборка требует одного цикла шины.
Блок шинного интерфейса (ВШИ) осуществляет управление и определяет циклышины,
связанные с выборкой команд и передачей данных между СПВВ и памятью или УВВ.
Каждое обращение к шине связано с битом регистра этикеток (регистр TAG находится в
каждом канале), который указывает, ккакому пространству адресов (системному или ввода
— вывода) относится обращение. БШИ выставляет тип цикла шины (выборка команды из
пространства адресов ввода —вывода, запись данных в память системного пространства и
т.д.) в виде кода состояния на выходах S2 — S0 (табл.2). Системный контроллер
К1810ВГ88 декодирует этот код, выбирая нужную шину (СШ/ ШВВ) и формируя
соответствующую команду (чтение, запись и т.д.). Затем БШИопределяет соотношение
между логической и физической шириной СШ и LLIBB. Физическая ширина каждой шины
фиксирована в системеи сообщается процессору или его инициализации.
Код состояния
S2SISO
Тип цикла шины
000 001 010 011
100 101 110 111
Выборка команды из пространства ввода - вывода
Чтение данных из пространства ввода - вывода Запись
данных в пространство ввода - вывода Не используется
Выборка команды из системного пространства Чтение
данных из системного пространства Запись данных в
системное пространство Пассивное состояние
Таблица 2.
В системной конфигурации обе шины (СШ и ШВВ) должны иметь одинаковую ширину: 8
или 16 бит, чтоопределяется типом ЦП (ВМ86/ВМ88). В удаленной конфигурации СШ
процессора ввода — вывода должна иметь ту же физическую ширину, что и СШ
центрального процессора системы. Ширина ШВВпроцессора ввода — вывода может быть
выбрана независимо. Если в пространстве ввода — вывода используются какие-либо 16-
битовые УВВ, должна использоваться16- битовая ШВВ. Если в пространстве ввода —
вывода все УВВ 8-битовые, то может быть выбрана 8- либо 16-битовая ШВВ.
Преимущественно имеет 16- битовая ШВВ,поскольку она позволяет подключать к системе
дополнительные 16-битовые УВВ, а также обеспечивает более эффективную выборку
команд программы, размещенной впространстве ввода — вывода.
Для ПДП-пересылки в программе канала задается логическая ширина СШ и ШВВ
независимо для каждого канала. Логическаяширина 8-битовой физической шины может
быть только 8- битовой, а для 16- битовой физической шины логическая ширинаможет
быть задана 8- либо 16-битовой. Это позволяет обслуживать 8- и 16-битовые УВВ с
помощью одной 16-битовой физической шины. В табл. 3перечислены все возможные
отношения между логической и физической шириной СШ и ШВВ в местной и удаленной
конфигурации.
Таблица 3
Конфигурация
Ширина СШ
Ширина
ШВВ
физическая логическая
физическая:
логическая
Местная
8:8
8:
8
16: (8/16)
16:
(6/16)
Удаленная
8:8
8:
8
16: (8/16)
16;
(8/16)
8:8
16:
(8/16)
16; (8/16)
8:
8
Логическая ширина шины учитывается только при ПДП - пересылках. Извлечение
команд, а также запись и чтение операндов осуществляются словами илибайтами только в
зависимости от физической ширины шины.
Наряду с управлением пересылками команд и данных блок шинного интерфейса
осуществляет арбитраж локальных шин. В местнойконфигурации БШИ
использует линию RQ/GT для запроса шины у ЦП и ее возвращения после использования,
в удаленной конфигурации — длякоординации совместного использования локальной
ШВВ с другими процессорами ВМ89 или локальным ЦП ВМ86, если ониимеются.
Арбитраж СШ в удаленной конфигурации осуществляется арбитром К1810ВБ89. В тех
случаях, когда необходимо монополизировать СШ, блок шинногоинтерфейса формирует
нулевой активный сигнал LOCK. Это бывает в двух случаях: 1) когда каналвыполняет
команду TSL (Test and Set Lock — проверка с монополизацией);
2) когда в программе канала есть указание активизировать LOCK на время ПДП-
пересылки.
Структура каналов процессора ввода — вывода. Процессор ВМ 87 (см. рис. 4)
включает два идентичных канала. Каждый канал можетосуществлять ПДП- пересылку,
выполнять программу, отвечать на запросы готовности или простаивать. Эти действия
каналы могут выполнять независимо другот друга, что позволяет рассматривать СПВВ
ВМ89 как два устройства: канал 1 и канал 2. Каждый канал состоит из двух основных
частей: устройства управлениявводом — выводом и группы регистров, часть которых
используется в программах, а часть из них является программно-недоступными.
Устройство управления вводом — выводом управляет действиями канала во время ПДП-
пересылки.При выполнении синхронной пересылки оно ожидает поступления сигнала
синхронизации на входе DRQ, прежде чем выполнить очередной цикл чтения —
записи.Когда ПДП- пересылка должна заканчиваться по внешнему сигналу, устройство
следит за его появлением на входе EXT. Междуциклами чтения и записи (пока данные
находятся в СПВБ) канал может производить подсчёт числа переданных данных,
перекодировать их и сравнить с заданным кодом.Основываясь на результатах этих
действий, УУ вводом — выводом может прекратить ПДП- пересылку.
В процессе выполнения программы по команде SINTR устройство генерирует запрос
прерывания в ЦП. Частозапрос используется для того, чтобы сообщить ЦП о завершении
программы канала.
Регистры канала используются СПВБ как при ПДП- пересылках, так и при выполнении
программы. Все регистры канала (рис. 6), за исключением TAG, непосредственно
принимают участие в указанныхпроцессах. Использование каждого регистра описано в
табл. 4.
Таблица 4
Регистр
Использование
в программе
при ПДП-пересылке
GA
Обоего назначения
Указатель источника
или базовый
или приемника
GB
То же
Указатель приемника
или источника
GC
>>
Указатель таблицы
перекодировки
TP
Указатель команд
Указатель причины
окончания
РР
Базовый
Не используется
IX
Общего назначения
То же
или индексный
ВС
Общего назначения
Счетчик байтов
МС
Общего назначения
Участвует в маски-
или маскированного
рованном сравнении
сравнения
СС
Ограниченного
Определяет условия
использования
пересылки
Регистр общего назначения GA служит в большинстве команд в качестве операнда.
Вкачестве базового он используется для указания адреса операнда, находящегося в памяти.
Перед началом ПДП- пересылок программа канала загружает в GA адресисточника или
приемника данных.
Регистр общего назначения GB функционально взаимозаменяем с регистром GA. Если GA
загружен адресом источника ПДП-пересылки, то GB должен быть загружен адресом
приёмника, и наоборот.
Регистр общего назначения GC используется программой канала как операнд илибазовый
регистр. Используется при выполнении ПДП - пересылок, когда осуществляется
перекодировка данных. В этом случае, перед началом пересылки,программа канала
загружает в GC начальный адрес таблицы перекодировки. В процессе пересылки его
содержимое не изменяется.
Указатель команд ТР загружается начальным адресом программы в про-
цессеинициализации канала общим УУ на выполнение задания. Во время выполнения
программы (задания от ЦП) ТРиграет роль счетчика команд. Так как ВМ89 не содержит
указателя стека и не может выполнять стековых операций, возврат изпрограммы
осуществляется путём загрузки в TP адреса возврата, который запоминается в памяти по
команде CALL. Указатель задания является полностьюпрограммно-доступным (в отличие
от регистра IP в ВМ86) и может использоваться программой как регистробщего назначения
или базовый.
Однако делать это не рекомендуется, так как программа становится трудной для
понимания.
Указатель блока параметров РР загружается общим УУ начальным адресом
блокапараметров в процессе инициализации канала на выполнение задания. В
подготовленном сообщении расположение блока параметров в памяти определяет
центральныйпроцессор (см. табл. 4). Программа канала не может изменить содержимое
регистра PP. Его удобно использовать как базовый для пересылки данных в блок
параметров. Для ПДП-пересылок регистр РР не используется.
Индексный регистр IX используется программой канала как регистр общегоназначения.
Он может также использоваться в качестве индексного регистра для адресации операндов,
находящихся в памяти. В качестве разновидности индекснойадресации, с помощью IX
можно задать индексную адресацию с автоинкрементном, которая очень удобна при
обработке массивов данных. Для ПДП - пересылок регистрIX не используется.
Счетчик байтов ВС в программе канала служит регистром общего назначения.При ПДП-
пересылке подсчитывает число пересланных байтов путём декрементирования значения,
загруженного перед ее началом. Если пересылка должна заканчиваться позаданному числу
пересланных байтов, то УУ вводом — выводом закончит её, когда содержимое ВС станет
равным нулю.
Регистр маскированного сравнения МС в программе канала может использоваться
какрегистр общего назначения или для маскированного сравнения. При ПДП- пересылке
используется для маскированного сравнения. Маскированное сравнение
позволяетсравнить выделенные разряды байта (операнда команды или пересылаемого
байта) с заданным заранее значением. Для этого в старший байт МС загружается
маска,выделяющая интересующие разряды, а в младший—сравниваемое значение (рис. 7).
В программе, при выполнении команды условного перехода по
маскированномусравнению (либо при ПДП- пересылке), определенный в ней операнд
(либо пересылаемый байт) сравнивается с замаскированным значением.
Регистр управления каналом СС используется в основном при ПДП- пересылках.
Онслужит для определения условий пересылки и указывает способ её окончания.
Структура и обозначение управляющих полей СС представлены на рис. 8. Пять старших
полей определяют условиеПДП- пересылки:
F (пересылка) определяет, откуда и куда пересылаются данные;
TR (перекодировка) — следует ли пересылаемые данные перекодировать;
SYN (синхронизация) — способ синхронизации пересылки;
S (источник) — в каком регистре (GA или GB) находится адрес источника;
L (монополизация) — следует ли активизировать сигнал во время пересылки.
Четыре младших поля задают способ окончания пересылки:
TS указывает, что пересылка состоит в передаче только одного данного;
ТХ—что пересылка должна заканчиваться по внешнему сигналу (ЕХТ);
ТВС — по нулю в счетчике байтов (ВС);
TMC — по результатам маскированного сравнения.
Ри
с 8.
Рег
ис
тр
упр
авл
ен
ия
ка
на
ло
м
| |
