PCI – шина

nterconnect bus) - шина для подсоединения периферийных устройств. Стала
массово применяться для Pentium-систем, но используется и с 486 процессорами.
Частота шины от 20 до 33 МГц, теоретически максимальная скорость 132/264 Мбайт/с
для 32/64 бит. В современных материнских платах частота на шине PCI задается как
1/2 входной частоты процессора, т.е при частоте 66 MHz на PCI будет 33 MHz, при
75 MHz - 37.5 MHz. Имеет версии с питанием 5V, 3.3V и универсальную (с
переключением линий +VI/O c 5V на 3,3V). Ключами являются пропущенные ряды
контактов 12, 13 и 50, 51. Для слота с питанием 5V ключ расположен на месте
контактов 50, 51, для 3,3 В - 12, 13, а для универсального - два ключа: 12, 13 и
50,51. 32-битный слот заканчивается контактами А62/В62, 64-битный - А94/В94.
Слот PCI самодостаточен для подключения любого контроллера на системной плате
может сосуществовать с любой из других шин ввода-вывода. Шина PCI - первая
шина в архитектуре IBM PC, которая не привязана к этой архитектуре. Она является
процессорно-независимой и применяется, например, в компьютерах Macintosh. В
отличие от остальных шин, компоненты расположены на левой поверхности плат PCI-
адаптеров. По этой причине крайний PCI-слот обычно разделяет использование
посадочного места с соседним ISA-слотом (Shared slot). Процессор через так
называемые мосты (PCI Bridge) может быть подключен к нескольким каналам PCI,
обеспечивая возможность одновременной передачи данных между независимыми
каналами PCI. Автоконфигурирование устройств (выбор запросов прерывания,
каналов DMA) поддерживается средствами BIOS материнской платы по образу и
подобию стандарта Plug & Play. Стандарт PCI определяет для каждого слота
конфигурационное пространство размером до 256 восьмибитных регистров, не
приписанных ни к пространству памяти, ни к пространству ввода-вывода. Доступ к
ним осуществляется по специальным циклам шины Configuration Read и Configuration
Write, вырабатываемым контроллером при обращении процессора к регистрам
контроллера шины PCI, расположенным в его пространстве ввода-вывода. На PCI
определены два основных вида устройств - инициатор (по ГОСТ - задатчик), т.е.
устройство, получившее от арбитра шины разрешение на захват ее и устройство
назначения, цель (target) с которым инициатор выполняет цикл обмена
данными. Поддержка "горячей" замены PCI устройств, называемой в стандарте как
PCI Hot-Plug. Ввод этой функции позволит добавлять/изымать PCI платы без
выключения компьютера. Такая возможность особенно необходима для серверных
платформ Система управления энергопотреблением для устройств на шине PCI.
Позволяет управлять энергопотреблением как для внешних PCI плат так и для
встроенных на материнской плате устройств. Механизм управления подстроен под
стандарт ACPI для облегчения управления энергопотреблением PCI устройств со
стороны операционной системы. Знак - (минус)
перед названием сигнала означает, что активный уровень этого сигнала логический
ноль, обозначение {XX:0} означает группу сигналов с номерами от 0 до
XX. {31:0} - мультиплексированная шина адреса/данных. Адрес
передается по сигналу - FRAME, в последующих тактах передаются данные. {3:0} - команда/разрешение обращения к байтам. Команда,
определяющая тип очередного цикла шины (чтение-запись памяти, ввода/вывода или
чтение/запись конфигурации, подтверждение прерывания и другие) задается
четырехбитным кодом в фазе адреса по сигналу - FRAME. - выбор
инициатором устройства назначения. - готовность устройства назначения к
обмену данными. - используется
для установки, обслуживания и освобождения захвата ресурса на PCI. {3 0} - разрешение мастеру на использование
шины. -ParityER - сброс всех
устройств. - системная ошибка,
активизируется любым устройством PCI и вызывает емаскируемое прерывание
процессора (NMI). -INTR A,B,C,D -
линии запросов прерывания, направляются на доступные линии IRQ BIOS компьютера.
Запрос по низкому уровню допускает разделяемое использование линий прерывания.
TSTMSLCT Конец 32-битного
разъема **50,51 - ключ для 5V По сигналам C/BE (от
C/BE3 до C/BE0) во время фазы передачи адреса определяется тип цикла передачи
данных. C/BE Special Cycle
(специальный цикл) I/O Read (чтение порта) I/O Write (запись в порт) Reserved
(резервировано) Reserved (резервировано) Memory Read (чтение памяти) Memory Write
(запись в память) Reserved (резервировано) Reserved (резервировано) Configuration
Read (чтение конфигурации) Configuration
Write (запись конфигурации) Multiple
Memory Read (множественное чтение памяти) Dual Address
Cycle (двойной цикл адреса) Memory-Read
Line (чтение памяти) Memory Write
and Invalidate (запись в память и
проверка) Контроллер прерываний автоматически распознает сигнал INTA и
реагирует на него передачей вектора прерывания по шине AD. Processor
Shutdown (процессор прекращает работу) Processor Halt (останов процессора) x86 Specific Code (специальный код для машин на архитектуре
Intel x86) Reserved
(зарезервировано) Порты ввода/вывода на шине PCI могут быть 8 или 16-ти разрядными,
хотя собственно стандарт на шину PCI позволяет иметь 32-х разрядное адресное
пространство. Это вызвано тем, что на компьютерах с архитектурой Intel x86,
адрес порта может иметь не более 16 разрядов. Пока и 16-ти разрядный адрес порта
не может быть использован, так как карты на шине ISA Адресное пространство конфигурации
доступно по адресам портов 0x0CF8 (Адрес) и 0x0CFC (Данные), причем адрес должен
быть записан первым. По шинам AD передается адрес двойным словом (четыре байта). Сигналы
AD0 и AD1 декодировать не требуется. Истинность данных определяется сигналами
C/BE. Эти операции выполняются для конфигурационного пространства PCI
карты. Размер области конфигурации составляет 256 байт, причем читать/записывать
в нее можно только в 32-х разрядной сетке, т.е. двойными словами. Поэтому AD0 и
AD1 должны быть установлены в 0, AD2-7 содержать адрес двойного слова, AD8-10
используются для выбора адресуемого устройства, а оставшиеся шины адреса
игнорируются. Двойной цикл адреса
необходим в том случае, если необходимо передать 64-х разрядный адрес в версии
PCI с 32-х разрядной адресной сетке. В первом цикле передаются четыре младших
байта адреса, затем четыре старших байта. Во втором цикле необходимо также
передать команду, определяющую тип устройства, чей адрес выставлен (порт
ввода/вывода, память и т.д.). Собственно PCI поддерживает 64 разряда адреса для
портов ввода/вывода, но в PC на процессорах архитектуры от Intel такое адресное
пространство не поддерживается (не позволяет сам процессор).
Летом 1999 года консорциум SIG по PCI принял
спецификацию принципиально нового варианта шины PCI - PCI-X. Несмотря на
превосходные технические параметры, новая шина разрабатывалась под скептическим
взглядом Intel, которая активно ведет разработку собственной шины NGIO. До
настоящего времени практически все интерфейсы, разрабатываемые Intel (AGP,PCI,
USB) принимались компьютерной индустрией Официальный взгляд Intel на PCI-X
выглядит так: PCI-X хорошая шина, но жизнь ее будет недолговечной, так как когда
мы разработаем и утвердим NGIO, PCI-X уйдет с рынка, проиграв NGIO по
переспективности и производительности. Время покажет, кто победит, но очевидно,
что только при поддержке PCI-X Intel в своих chipset она может найти широкое
распространение. Активное участие таких крупных компаний как IBM, Compaq,
Hewlett-Packard в разработке PCI-X тем не менее дает новой шине существенные
шансы на успех, и, кроме этого, в ее пользу говорит принятие спецификации PCI-X
в то время как NGIO еще находится в разработке. возможно использование
различных слотов для разных скоростей обмена данными; стандарт предусматривает 1
слот с частотой 133 MHz, 2 слота на 100 MHz, остальные слоты могут
использоваться на частоты 33 и 66 MHz. Tval (max) Основные функциональные отличия
сведены в таблицу: Возможности 533 Допустимость нескольких слотов Примечания: QDR - Quad Data Rate - учетверенная
скорость обмена данными (cPCI)
разрабатывалась на основе спецификации PCI версии 2.1. От обычной PCI эта шина
отличается большим количеством поддерживаемых слотов для одной шины: 8 против 4.
Всвязи с этим появились новые 4 пары сигналов запросов и предоставления
управления шиной. Шина поддерживает 32-битные и 64-битные обмены (с
индивидуальным разрешением байт). При частоте шины 33 МГц максимальная
пропускная способность составляет 133 Мб/с для 32 бит и 266 Мб/с для 64 бит (в
середине пакетного цикла). Возможна работа и на частоте 66 МГц, при этом
производительность удваивается. Шина поддерживает спецификацию PnP - в ней
работают все механизмы идентификации и автоконфигурирования, имеющиеся в PCI.
Кроме того, в шине возможно применение географической адресации, при которой
адрес модуля (на который он отзывается при программном обращении) определяется
его положением в каркасе. Для этого на коннекторе J1 имеются контакты
GA0...GA4, коммутацией которых на "землю" для каждого слота может быть задан его
двоичный адрес. Географическая адресация позволяет переставлять однотипные
модули, не заботясь о конфигурировании их адресов (хорошая альтернатива системе
PnP - здесь модуль "встанет" всегда в одни и те же адреса, которые без
физического вмешательства ничем не собъются). Конструктивно платы Compact PCI
представляют собой еврокарты высотой 3U (100 x 160 мм) с одним коннектором или
6U (233 x 160 мм) с двумя коннекторами. Коннекторы - 7-рядные штырьковые разъемы
с шагом 2 мм между контактами, на кросс-плате - вилка, на модулях - розетки.
Контакты коннекторов имеют разную длину: более длинные контакты цепей питания
при установке модуля соединяются раньше, а при вынимании разъединяются позже,
чем сигнальные. Такое решение закладывает основу для реализации возможности
"горячей" замены модулей. Собственно шина использует только один коннектор (J1),
причем в 32-битном варианте не полностью - часть контактов выделяются на
использование по усмотрению пользователя. 64-битная шина использует коннектор
полностью. Одно посадочное место на кросс-плате резервируется под контроллер
шины, на который возлагаются функции арбитража и синхронизации. На его
коннекторе шиной используется большее число контактов, чем на остальных. У
больших плат коннектор J2 отдается на использование по усмотрению пользователя
(разработчика), а между коннекторами J1 и J2 может устанавливаться 95-контактный
коннектор J3. Конструкция коннекторов позволяет для J2 применять специфические
модификации, в которых может, например, присутствовать разделяющий экран и
механические ключи. В шине предусматривается наличие независимых источников
питания +5 В, +3.3 В и +/-12 В.